在28 nm及以下工藝節(jié)點(diǎn),版圖鄰近效應(yīng)已經(jīng)成為一個(gè)重要問(wèn)題。文章概述了版圖鄰近效應(yīng)的研究及應(yīng)用進(jìn)展,介紹了Poly-gate、High-k/Metal-gate、FinFET等不同工藝下的6種版圖鄰近效應(yīng)二級(jí)效應(yīng),包括阱鄰近效應(yīng)、擴(kuò)散區(qū)長(zhǎng)度效應(yīng)、柵極間距效應(yīng)、有源區(qū)間距效應(yīng)、NFET/PFET柵極邊界鄰近效應(yīng)和柵極線末端效應(yīng)。在此基礎(chǔ)上,詳細(xì)論述了這些二級(jí)效應(yīng)的工藝背景、物理機(jī)理以及對(duì)器件電學(xué)性能的影響,歸納了目前常見(jiàn)的工藝改進(jìn)方法。最后,從工藝角度展望了深納米工藝尺寸下版圖鄰近效應(yīng)的發(fā)展趨勢(shì)。 

【文章來(lái)源】：微電子學(xué). 2020,50(05)北大核心

【文章頁(yè)數(shù)】：8 頁(yè)

【部分圖文】：

阱鄰近效應(yīng)示意圖

STI應(yīng)力對(duì)溝道產(chǎn)生的應(yīng)力及相應(yīng)電學(xué)參數(shù)的變化可用2個(gè)幾何參數(shù)SA、SB來(lái)定性描述。SA、SB分別代表柵極到器件兩側(cè)有源區(qū)邊緣的距離[2]。圖2所示為不同有源區(qū)長(zhǎng)度(OD)器件受STI應(yīng)力的影響示意圖[21]。圖中,(a)、(b)、(c)分別表示不同擴(kuò)散長(zhǎng)度的器件。器件所承受的應(yīng)力取決于溝道到兩側(cè)STI邊緣的距離(SA、SB),當(dāng)SA、SB都較小時(shí),應(yīng)力效應(yīng)發(fā)生疊加[15]。STI應(yīng)力對(duì)溝道產(chǎn)生的影響可在Hspice中進(jìn)行仿真。仿真結(jié)果顯示,STI在溝道內(nèi)產(chǎn)生的雙軸拉應(yīng)力使得空穴遷移率增強(qiáng)、電子遷移率降低[21]。文獻(xiàn)研究表明,器件的這種變化歸因于STI應(yīng)力引起的增強(qiáng)、抑制擴(kuò)散[2, 24]。

FinFET同樣采用HKMG工藝,SA、SB進(jìn)一步減小,LOD效應(yīng)更復(fù)雜。在NMOS FinFET中, LOD效應(yīng)為STI應(yīng)力和SMT失效的共同作用。在PMOS FinFET中,S/D區(qū)eSiGe造成的LOD效應(yīng)進(jìn)一步增強(qiáng)[12]。TCAD模擬結(jié)果表明,與位于晶體管長(zhǎng)鏈中部的FinFET相比,獨(dú)立的FinFET在溝道內(nèi)產(chǎn)生的應(yīng)力更弱[12]。這種應(yīng)力直接影響PMOS FinFET的遷移率。3 柵極間距效應(yīng)


本文編號(hào)：3383302