隨著生產(chǎn)工藝的進(jìn)步和芯片規(guī)模不斷擴(kuò)大,芯片的測(cè)試難度逐步增大,傳統(tǒng)的測(cè)試方法已經(jīng)不能滿(mǎn)足大規(guī)模集成電路的測(cè)試需求,可測(cè)性設(shè)計(jì)方法逐漸成為一種備受青睞的測(cè)試方法。通過(guò)在原有電路基礎(chǔ)上增加測(cè)試電路實(shí)現(xiàn)測(cè)試,雖然增加了芯片面積,但是使得測(cè)試效率大幅提高,并且測(cè)試故障類(lèi)型更加豐富,測(cè)試成本也在可控范圍之內(nèi)。掃描鏈測(cè)試作為可測(cè)性設(shè)計(jì)中的一種測(cè)試方法,其主要針對(duì)內(nèi)部邏輯電路進(jìn)行測(cè)試,通過(guò)替換寄存器為帶有掃描功能的存儲(chǔ)單元,使其能被測(cè)試信號(hào)所控制,進(jìn)而產(chǎn)生測(cè)試向量,實(shí)現(xiàn)對(duì)各類(lèi)故障的測(cè)試,本文以固定型故障和時(shí)延故障為主要研究對(duì)象。本文以CDMA模塊為例,CDMA模塊是基帶芯片中的一個(gè)子模塊,具有約為11萬(wàn)個(gè)寄存器,通過(guò)部分掃描鏈測(cè)試方法分析在滿(mǎn)足一定測(cè)試覆蓋率要求的情況下,如何使得CDMA模塊產(chǎn)生高質(zhì)量的測(cè)試向量。要實(shí)現(xiàn)這一目標(biāo),需要引入應(yīng)用于測(cè)試的設(shè)計(jì),主要包含時(shí)鐘控制、復(fù)位控制、測(cè)試壓縮及分層分區(qū)測(cè)試等,這些設(shè)計(jì)能增加測(cè)試效率,縮短測(cè)試時(shí)間,從而降低測(cè)試成本。接著通過(guò)DC工具實(shí)現(xiàn)掃描鏈插入,主要是通過(guò)配置腳本實(shí)現(xiàn)。其后利用Mentor公司的Tessent工具進(jìn)行Stuck-at和Delay兩種故障... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

橋接類(lèi)型

圖 5.2 CDMA 模塊 HAP level 的 Stuck-at 仿真波形edt_channels_out_o[1]、edt_channels_outs_o[0]以及 edt_wrap_channels_out_o 分別為 CDMA 模塊的三個(gè)輸出端口，exp_obus[5]、exp_obus[4]和 exp_obus[3]分別為這三個(gè)輸出端口的期望信號(hào)。以 edt_wrap_channels_out_o 與 exp_obus[3]的對(duì)比為例，由圖 5.2 所示，綠色部分波形表示信號(hào)穩(wěn)定為 0 或 1，紅色部分波形表示信號(hào)處于不定態(tài)，而箭頭所示位置為對(duì)比點(diǎn)，即期望該點(diǎn)的仿真值與期望值一致，若不一致則compare_fail 會(huì)記錄故障信息。除了波形圖之外，仿真工具會(huì)提示“Errorbetweensimulatedandexpectedpatterns”信息，說(shuō)明仿真結(jié)果與預(yù)期不一致，將會(huì)有類(lèi)似以下信息反饋：{56256ns: Mismatch at chain edt_cdma_subsys_regular_chain2 cell 333 namecdma/xxx\div_r_reg[0].o,Simulated x,Expected 0}從以上信息可以得知，錯(cuò)誤出現(xiàn)在 56256ns 時(shí)刻，在第二條 regular 鏈的第 333 個(gè)掃描單元的輸出端口，仿真結(jié)果為 X，期望值為 0。有了出錯(cuò)點(diǎn)的信息，再根據(jù)仿真

而箭頭所示位置為對(duì)比點(diǎn)，即期望該點(diǎn)的仿真值與期望值一致，若不一致則compare_fail 會(huì)記錄故障信息。除了波形圖之外，仿真工具會(huì)提示“Errorbetweensimulatedandexpectedpatterns”信息，說(shuō)明仿真結(jié)果與預(yù)期不一致，將會(huì)有類(lèi)似以下信息反饋：{56256ns: Mismatch at chain edt_cdma_subsys_regular_chain2 cell 333 namecdma/xxx\div_r_reg[0].o,Simulated x,Expected 0}從以上信息可以得知，錯(cuò)誤出現(xiàn)在 56256ns 時(shí)刻，在第二條 regular 鏈的第 333 個(gè)掃描單元的輸出端口，仿真結(jié)果為 X，期望值為 0。有了出錯(cuò)點(diǎn)的信息，再根據(jù)仿真波形圖進(jìn)行進(jìn)一步診斷，一般會(huì)向前追蹤，找到出錯(cuò)的源頭。另外對(duì)于 HAP level 的 Stuck-at 仿真，片上時(shí)鐘是否合理翻轉(zhuǎn)也非常重要，從圖5.3 中可知，當(dāng) Scan_en=1 時(shí)，電路處于移位模式，可以看出時(shí)鐘翻轉(zhuǎn)了四次；當(dāng)Scan_en=0 時(shí)，電路處于捕獲模式，可以看出時(shí)鐘翻轉(zhuǎn)了一次，進(jìn)行捕獲操作，符合預(yù)期。

【參考文獻(xiàn)】：
期刊論文
[1]一種提高芯片良率的時(shí)序電路緩沖器插入算法[J]. 戢小亮,佟星元,吳睿振,杜鳴.  電子學(xué)報(bào). 2018(12)
[2]芯片內(nèi)置測(cè)試電路的設(shè)計(jì)[J]. 丁東民,顧漢玉.  電子測(cè)試. 2018(14)
[3]串?dāng)_時(shí)延故障的SAT-ATPG算法研究[J]. 尚玉玲,錢(qián)尚,劉鵬.  計(jì)算機(jī)測(cè)量與控制. 2017(03)
[4]臨界路徑跟蹤算法中自屏蔽和多路敏化現(xiàn)象的研究[J]. 侯明星,何亮,黃斌科,張喜俊.  微電子學(xué)與計(jì)算機(jī). 2016(11)
[5]用于硬件模擬平臺(tái)調(diào)試的低資源消耗掃描鏈插入方法[J]. 李濤,劉強(qiáng).  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2016(06)
[6]基于全掃描技術(shù)的可測(cè)性研究與應(yīng)用[J]. 楊圣楠,王法翔.  中國(guó)集成電路. 2014(08)
[7]一種改進(jìn)的層次化SOCs并行測(cè)試封裝掃描單元[J]. 鄧立寶,喬立巖,俞洋,彭喜元.  電子學(xué)報(bào). 2012(05)
[8]用Design Compiler進(jìn)行邏輯綜合概述[J]. 楊光,趙慶哲.  微處理機(jī). 2010(05)
[9]基于IEEE 1149.4標(biāo)準(zhǔn)的模擬電路功能性測(cè)試模型研究[J]. 崔偉,馮長(zhǎng)江.  計(jì)算機(jī)測(cè)量與控制. 2009(09)
[10]如何用OCC電路實(shí)現(xiàn)at-speed測(cè)試[J]. 李冬,任敏華.  微處理機(jī). 2009(04)

博士論文
[1]并行ATPG算法理論與原型系統(tǒng)設(shè)計(jì)技術(shù)研究[D]. 劉蓬俠.國(guó)防科學(xué)技術(shù)大學(xué) 2002

碩士論文
[1]基于TestKompress工具的EDT結(jié)構(gòu)在基帶芯片中的實(shí)現(xiàn)[D]. 鄒琴.西安電子科技大學(xué) 2017
[2]一種基于parallel flow的Tessent MBIST的設(shè)計(jì)與驗(yàn)證[D]. 張新偉.西安電子科技大學(xué) 2017
[3]基于優(yōu)化ATPG的可測(cè)試性設(shè)計(jì)與實(shí)現(xiàn)[D]. 何曦.電子科技大學(xué) 2016
[4]基于March算法的SRAM內(nèi)建自測(cè)試設(shè)計(jì)與驗(yàn)證[D]. 郭明朝.西安電子科技大學(xué) 2015
[5]IP核低功耗測(cè)試研究與實(shí)現(xiàn)[D]. 孫海明.國(guó)防科學(xué)技術(shù)大學(xué) 2014
[6]SoC測(cè)試優(yōu)化及其應(yīng)用技術(shù)研究[D]. 向剛.哈爾濱工業(yè)大學(xué) 2011
[7]SoC中部分掃描結(jié)構(gòu)可測(cè)性設(shè)計(jì)技術(shù)研究[D]. 謝永明.東南大學(xué) 2005



本文編號(hào)：3370390