現(xiàn)代VLSI系統(tǒng)中,時鐘信號質(zhì)量的好壞對系統(tǒng)性能有重大的影響,因而時鐘信號的設(shè)計日益受到重視。隨著電路頻率和集成度的不斷提高,時鐘分布網(wǎng)絡(luò)的設(shè)計面臨著巨大的挑戰(zhàn),高性能的時鐘分布網(wǎng)絡(luò)要求電路具有較小的功耗以及較低的時鐘不確定性,即降低時鐘信號的偏斜和抖動。使用駐波振蕩器和旋轉(zhuǎn)行波振蕩器技術(shù)可以有效解決時鐘的不確定性。本文首先設(shè)計了基于標(biāo)準(zhǔn)CMOS工藝環(huán)路短接的λ/2駐波振蕩器電路,通過理論分析與軟件仿真相結(jié)合,詳細(xì)分析了該駐波振蕩器電路各模塊的工作原理,并設(shè)計優(yōu)化負(fù)阻的交叉耦合對結(jié)構(gòu),給出該駐波振蕩器結(jié)構(gòu)在時域和頻域的性能仿真及分析。在此基礎(chǔ)上,設(shè)計基于微帶傳輸線的旋轉(zhuǎn)行波壓控振蕩器,可以產(chǎn)生多相低功耗高頻振蕩信號。電路包括差分傳輸線環(huán)模型,駐波振蕩單元SWO,基于并聯(lián)峰化技術(shù)的高頻輸出緩沖三部分。在SWO單元中,采用λ/4的差分傳輸線代替?zhèn)鹘y(tǒng)的交叉耦合對中的PMOS負(fù)載,并通過電磁場仿真軟件對其進(jìn)行建模,設(shè)計得到最優(yōu)Q值,不但可以提高電路的振蕩頻率,降低功耗,同時可以優(yōu)化芯片的版圖面積。而對于差分傳輸線環(huán),經(jīng)建模仿真和優(yōu)化,得出傳輸線諧振腔模型的線寬和間隔對品質(zhì)因素Q值的曲線。采用前... 

【文章來源】：南京郵電大學(xué)江蘇省

【文章頁數(shù)】：85 頁

【學(xué)位級別】：碩士

【部分圖文】：

傳輸線上五個不同點的振蕩波形

士研究生學(xué)位論文 第三章 駐波振蕩器的更好的觀察振蕩器波形和整個模型通道的失真情況，分別對波形。圖 3.11 是對電路振蕩出的駐波波形仿真得到的眼圖，而圖 3.12頻率的理想信號，檢測通道另一端傳輸出來的信號的眼圖。從圖形的抖動，但整體來看，眼圖的特性較好，尤其是傳輸線通道，眼小。

34圖 3.12 模型通道眼圖真與分析中，時鐘抖動是以噪聲形式影響電路系統(tǒng)的。在 ADS 仿真中利alance）理論對 SWO 模塊進(jìn)行各次諧波分析。對非線性器件的分，可以得出系統(tǒng)在頻域的相關(guān)性能。為諧波分析法仿真得到的結(jié)果圖，可以看到電路對偶次諧波具有是對二次諧波的抑制尤為明顯，同時也顯示出信號含有直流成分的失真產(chǎn)生一定的影響，而對于該直流分量的濾除，一般可以采

【參考文獻(xiàn)】：
期刊論文
[1]Rotary traveling-wave oscillator design using 0.18μm CMOS[J]. 胡新毅,戴雅躍,張華鋒,周金芳,陳抗生.  半導(dǎo)體學(xué)報. 2010(06)



本文編號：3355314