發(fā)布時(shí)間：2021-08-20 10:22

　　隨著信息技術(shù)的迅速發(fā)展,人們對(duì)電子器件和電路集成度的要求越來(lái)越高。傳統(tǒng)的晶體管無(wú)論在尺寸大小、性能等方面都面臨著嚴(yán)峻的挑戰(zhàn)。憶阻器是一種新型電路元件,它具有低功耗、納米尺度、記憶特性等優(yōu)良性能,在非易失存儲(chǔ)器、數(shù)字邏輯電路和神經(jīng)網(wǎng)絡(luò)等領(lǐng)域有著廣闊的潛在應(yīng)用前景。憶阻器的納米尺度和記憶特性使其成為構(gòu)建新一代人工突觸的最好選擇。本文在介紹憶阻器與神經(jīng)網(wǎng)絡(luò)理論的基礎(chǔ)上,設(shè)計(jì)了帶窗函數(shù)的HP憶阻器突觸及新型憶阻神經(jīng)網(wǎng)絡(luò)模型,實(shí)現(xiàn)了學(xué)習(xí)、聯(lián)想記憶與遺忘過(guò)程的高級(jí)生物活動(dòng)。本文主要內(nèi)容如下:（1）為了確定憶阻器與憶容器那個(gè)更適合模擬神經(jīng)元突觸,提出了兩種憶容器模型,推導(dǎo)了憶容器的容值計(jì)算公式,并與兩種憶阻器模型進(jìn)行了性能比較,分析結(jié)果表明憶阻器更適合于神經(jīng)元突觸的設(shè)計(jì),從而選定帶窗函數(shù)的HP憶阻器模型用于神經(jīng)網(wǎng)絡(luò)的設(shè)計(jì)。（2）基于帶窗函數(shù)的HP憶阻器模型,設(shè)計(jì)了與門(mén)和或門(mén)邏輯電路,分析了門(mén)電路工作原理,通過(guò)SPICE軟件對(duì)邏輯門(mén)電路進(jìn)行了仿真,驗(yàn)證了其邏輯關(guān)系,為本文的神經(jīng)網(wǎng)絡(luò)電路設(shè)計(jì)奠定基礎(chǔ)。（3）設(shè)計(jì)了一種改進(jìn)的CMOS神經(jīng)元電路,對(duì)電路的工作原理進(jìn)行了理論分析與仿真;提出了一種新的突觸權(quán)重修... 

【文章來(lái)源】：杭州電子科技大學(xué)浙江省

【文章頁(yè)數(shù)】：54 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

HPTiO2交叉陣列存儲(chǔ)結(jié)構(gòu)

【參考文獻(xiàn)】：
期刊論文
[1]雙極性脈沖憶阻橋電子突觸神經(jīng)網(wǎng)絡(luò)及圖像處理[J]. 馮廣,段書(shū)凱,王麗丹.  中國(guó)科學(xué):信息科學(xué). 2017(03)



本文編號(hào)：3353322