文章提出了一種基于維序路由的容錯(cuò)設(shè)計(jì),通過(guò)使用雙模數(shù)據(jù)發(fā)送來(lái)減少發(fā)送數(shù)據(jù)的傳輸延遲,采用維序路由達(dá)到通信延時(shí)的優(yōu)化。在搭建的8×8網(wǎng)格結(jié)構(gòu)中,該機(jī)制的有效性得到了驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,相對(duì)于端到端檢錯(cuò)重傳容錯(cuò)方案,基于維序路由的雙模冗余容錯(cuò)路由方案在注入故障率為10^-1時(shí)數(shù)據(jù)的傳輸延時(shí)降低了約40%,同時(shí)吞吐量增加了約33%。 

【文章來(lái)源】：合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版). 2020,43(10)北大核心

【文章頁(yè)數(shù)】：6 頁(yè)

【部分圖文】：

圖1 雙模冗余自檢容錯(cuò)電路

本文以二維網(wǎng)格結(jié)構(gòu)來(lái)探討容錯(cuò)方案的設(shè)計(jì),為了實(shí)現(xiàn)雙路徑傳輸,在傳統(tǒng)的單端口路由器結(jié)構(gòu)下,添加一個(gè)本地端口,在源節(jié)點(diǎn)進(jìn)行數(shù)據(jù)傳輸時(shí),可以通過(guò)雙端口將雙路徑數(shù)據(jù)同時(shí)送入NoC中。數(shù)據(jù)網(wǎng)絡(luò)的網(wǎng)絡(luò)節(jié)點(diǎn)結(jié)構(gòu)如圖2所示。由圖2所知,每個(gè)路由節(jié)點(diǎn)包括編碼器、輸入控制器、優(yōu)先級(jí)編碼器、路由器、仲裁器、交叉開(kāi)關(guān)、輸出控制器、緩存器、解碼器�；诰S序路由的容錯(cuò)方案只在源節(jié)點(diǎn)的本地端口進(jìn)行編碼,在目的節(jié)點(diǎn)端口進(jìn)行解碼,網(wǎng)絡(luò)節(jié)點(diǎn)的工作流程如下。

由于數(shù)據(jù)包經(jīng)過(guò)數(shù)量不同的路由節(jié)點(diǎn),為了保證數(shù)據(jù)能夠同時(shí)到達(dá)目的端,在目的端接口增加緩存器對(duì)數(shù)據(jù)進(jìn)行緩存。實(shí)際的網(wǎng)絡(luò)中會(huì)出現(xiàn)擁堵情況。若2條鏈路均處于擁堵?tīng)顟B(tài),則反饋失敗信號(hào),等待再次傳輸;若一條鏈路建立成功,另一條鏈路遇到擁堵,則成功的鏈路反饋信號(hào)在緩存器中等待16個(gè)周期,若沒(méi)有等到另一條鏈路信號(hào),則反饋失敗信號(hào),等待再次傳輸;若2條鏈路建立成功,則反饋成功信號(hào),鎖定鏈路,進(jìn)行數(shù)據(jù)傳輸。

【參考文獻(xiàn)】：
期刊論文
[1]關(guān)于超級(jí)計(jì)算發(fā)展戰(zhàn)略方向的思考[J]. 葛蔚,郭力,李靜海,陳左寧,胡蘇太,劉鑫.  中國(guó)科學(xué)院院刊. 2016(06)
[2]SRAM型FPGA的SEU容錯(cuò)技術(shù)研究[J]. 郝亞男,高欣,許仕龍.  中國(guó)集成電路. 2015(10)
[3]一種基于雙緩沖和XYX路由的片上網(wǎng)絡(luò)容錯(cuò)機(jī)制設(shè)計(jì)[J]. 周芳,吳寧.  微電子學(xué)與計(jì)算機(jī). 2015(04)
[4]用于片上網(wǎng)絡(luò)的容錯(cuò)通信算法[J]. 張磊,李華偉,李曉維.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2007(04)



本文編號(hào)：3323047