隨著互聯(lián)網(wǎng)技術(shù)的發(fā)展,深度學(xué)習(xí)帶來了人工智能的正循環(huán),傳統(tǒng)計(jì)算架構(gòu)已經(jīng)無法支撐大規(guī)模并行計(jì)算的需求。因此,需要通過加速底層應(yīng)用的計(jì)算過程,來縮短深度學(xué)習(xí)算法的訓(xùn)練時(shí)間,從而推動(dòng)人工智能整個(gè)產(chǎn)業(yè)鏈的發(fā)展。卷積神經(jīng)網(wǎng)絡(luò)（Convolutional Neural Network,CNN）是深度學(xué)習(xí)算法的一種重要網(wǎng)絡(luò)模型,在手寫識(shí)別、自然語言處理,醫(yī)學(xué)圖像分割等領(lǐng)域具有廣泛的應(yīng)用,也是機(jī)器學(xué)習(xí)、計(jì)算機(jī)圖像視覺等學(xué)科研究的熱點(diǎn),因此具有一定的研究意義和價(jià)值。卷積神經(jīng)網(wǎng)絡(luò)需要對(duì)特征圖中的所有區(qū)域進(jìn)行綜合評(píng)估,所以具有較大的計(jì)算復(fù)雜度。在其訓(xùn)練過程中,由于數(shù)據(jù)信息是由各個(gè)神經(jīng)元分散存儲(chǔ)和處理的,可以使卷積神經(jīng)網(wǎng)絡(luò)并行化,使得訓(xùn)練數(shù)據(jù)和訓(xùn)練參數(shù)能同時(shí)更新。為加速訓(xùn)練時(shí)的計(jì)算過程,減少算法的訓(xùn)練時(shí)間,可以考慮利用硬件和軟件技術(shù)以并行代替?zhèn)鹘y(tǒng)串行計(jì)算方式實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)。因此,本文首先提出了一種簡(jiǎn)單的卷積神經(jīng)網(wǎng)絡(luò)模型------SpNet模型,并對(duì)卷積神經(jīng)網(wǎng)絡(luò)訓(xùn)練過程中不同類型的并行性進(jìn)行了詳細(xì)分析,針對(duì)其大量運(yùn)用的卷積計(jì)算,從軟件和硬件的角度,分別設(shè)計(jì)一種能加快卷積計(jì)算的方案。其中,軟件方案為:首先把卷... 

【文章來源】：云南大學(xué)云南省 211工程院校

【文章頁數(shù)】：66 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

CNN結(jié)構(gòu)演化的歷史開始-LeNet

LeNet架構(gòu)

AlexNet架構(gòu)

【參考文獻(xiàn)】：
期刊論文
[1]一種基于可編程邏輯器件的卷積神經(jīng)網(wǎng)絡(luò)協(xié)處理器設(shè)計(jì)[J]. 楊一晨,張國(guó)和,梁峰,何平,吳斌,高震霆.  西安交通大學(xué)學(xué)報(bào). 2018(07)
[2]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)[J]. 李嘉輝,蔡述庭,陳學(xué)松,熊曉明.  自動(dòng)化與信息工程. 2018(01)
[3]深度神經(jīng)網(wǎng)絡(luò)并行化研究綜述[J]. 朱虎明,李佩,焦李成,楊淑媛,侯彪.  計(jì)算機(jī)學(xué)報(bào). 2018(08)
[4]基于深度卷積網(wǎng)絡(luò)的圖像分類算法研究[J]. 鄒鐵.  安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報(bào). 2017(06)
[5]互學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)訓(xùn)練方法研究[J]. 劉威,劉尚,白潤(rùn)才,周璇,周定寧.  計(jì)算機(jī)學(xué)報(bào). 2017(06)
[6]卷積神經(jīng)網(wǎng)絡(luò)研究綜述[J]. 周飛燕,金林鵬,董軍.  計(jì)算機(jī)學(xué)報(bào). 2017(06)
[7]高光譜圖像處理與信息提取前沿[J]. 張兵.  遙感學(xué)報(bào). 2016(05)
[8]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)加速器[J]. 余子健,馬德,嚴(yán)曉浪,沈君成.  計(jì)算機(jī)工程. 2017(01)
[9]GPU矩陣乘法的性能定量分析模型[J]. 尹孟嘉,許先斌,熊曾剛,張濤.  計(jì)算機(jī)科學(xué). 2015(12)
[10]卷積神經(jīng)網(wǎng)絡(luò)的FPGA并行結(jié)構(gòu)研究[J]. 楊薇.  數(shù)字技術(shù)與應(yīng)用. 2015(12)

博士論文
[1]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)并行結(jié)構(gòu)研究[D]. 陸志堅(jiān).哈爾濱工程大學(xué) 2013

碩士論文
[1]深度學(xué)習(xí)的硬件實(shí)現(xiàn)與優(yōu)化技術(shù)研究[D]. 林楗軍.哈爾濱工業(yè)大學(xué) 2017
[2]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李澤坤.哈爾濱工業(yè)大學(xué) 2017
[3]基于GPU的深度學(xué)習(xí)算法并行化研究[D]. 晉雅茹.東南大學(xué) 2017
[4]基于分布式深度學(xué)習(xí)系統(tǒng)的視頻動(dòng)作識(shí)別[D]. 楊志剛.中國(guó)科學(xué)技術(shù)大學(xué) 2017
[5]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)[D]. 王思陽.電子科技大學(xué) 2017
[6]面向性能異構(gòu)的卷積神經(jīng)網(wǎng)絡(luò)并行優(yōu)化研究[D]. 肖俊峰.杭州電子科技大學(xué) 2017
[7]基于GPU的深度神經(jīng)網(wǎng)絡(luò)模型并行及優(yōu)化方法研究[D]. 張函.華中科技大學(xué) 2016
[8]基于FPGA的深度學(xué)習(xí)加速器設(shè)計(jì)與實(shí)現(xiàn)[D]. 余奇.中國(guó)科學(xué)技術(shù)大學(xué) 2016
[9]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)應(yīng)用研究[D]. 王羽.華南理工大學(xué) 2016
[10]基于FPGA配置的電路系統(tǒng)設(shè)計(jì)[D]. 康嘉.西安電子科技大學(xué) 2014



本文編號(hào)：3275283