由于低頻通信頻段資源的枯竭以及人們對高速、寬帶無線通信的需求,無線通信所使用的頻段勢必會向高頻段發(fā)展。CMOS工藝相較于其他化合物工藝,具有低成本、集成度高的優(yōu)點,而低噪聲放大器與倍頻器是射頻前端電路中的兩個重要組件,前者一般用作接收機的前置放大器,決定了整個接收系統(tǒng)的噪聲特性;后者常用于發(fā)射機,用于倍頻產生高頻率的信號。因此,研究如何采用CMOS工藝設計工作在高頻下的倍頻器以及低噪聲放大器對于現(xiàn)代通信系統(tǒng)的應用以及發(fā)展具有重要意義。首先,文章對設計中所采用的CMOS工藝和MOS場效應管作了一些簡單的說明,同時概括了射頻電路設計中的傳輸線理論。另外還介紹了射頻集成電路中常用的無源器件如電感、電容,闡述了它們的實現(xiàn)結構與寄生參數(shù)模型。也介紹了平衡或者差分結構中常用的巴倫,分析了采用不同結構實現(xiàn)巴倫的差異。隨后,本文設計了一款基于65-nm CMOS工藝的D波段寬帶二倍頻器。該電路采用單平衡拓撲結構,實現(xiàn)了二次諧波信號的產生和基波的抑制;采用帶補償線的螺旋式Marchand巴倫實現(xiàn)單端至平衡結構轉換以及擴展電路帶寬。該倍頻器的輸出頻率為110～170GHz,直流功耗為2.3m W,當輸入功... 

【文章來源】：杭州電子科技大學浙江省

【文章頁數(shù)】：64 頁

【學位級別】：碩士

【部分圖文】：

GHz二倍頻器(b)150~220GHz二倍頻器實物

杭州電子科技大學碩士學位論文3頻器[28]。電路原理圖如圖1.2.(a)所示，該電路采用了帶地屏蔽結構的晶體管實現(xiàn)的單管結構，這種結構可以有效減小異質結雙極晶體管的集電極與基極之間的寄生反饋效應，晶體管地屏蔽結構如圖1.2.(b)所示。電路測試結果表明，在輸出頻率134GHz處，該倍頻器具有最小的轉換損耗，其值為3.2dB；輸出頻率為132GHz時，該倍頻器達到最大二次諧波輸出功率，其值達到1.4dBm。除此之外，在64~69GHz的輸入頻率范圍內，輸入和輸出回波損耗均優(yōu)于10dB，基波抑制大于20dB。(a)倍頻器原理圖(b)晶體管地屏蔽結構圖1.2具有晶體管地屏蔽的單管二倍頻器2013年，P.Tsai等人采用65-nmCMOS工藝設計了一款輸出頻率為95~150GHz的平衡式二倍頻器[29]。該倍頻器采用了具有寬帶特性的帶補償線的Marchand巴倫，倍頻器具有-8dB的轉換增益，3-dB帶寬為45%，基波抑制大于30dB。2014年，加利福尼亞大學圣地亞哥分校的H.Lin等人基于在45-nmCMOSSOI工藝開發(fā)了一款135~160GHz的有源二倍頻器，電路采用平衡結構，倍頻器實物圖如圖1.3所示[30]。為了獲得最佳性能，文章作者對晶體管的尺寸，布局和傳輸線進行了仔細的優(yōu)化。測試結果表明，該倍頻器在1V的漏極偏置電壓下，在150GHz處達到的輸出峰值功率為3.5dBm，并且在140~160GHz內測得的輸出功率均大于2dBm，轉換增益為-4至-5dB。圖1.3135~160GHz平衡二倍頻器芯片實物圖2015年，國立臺灣大學的B.Chen等人提出了一種采用90-nmCMOS工藝實現(xiàn)的帶諧波抑制的寬帶二倍頻器[31]。平衡倍頻器采用C類偏置的cascode拓撲結構，使二階諧波產生最大化，其原理圖如圖1.4所示。在cascode結構中集成了一個橢圓低通濾波器來抑制四階及更

杭州電子科技大學碩士學位論文3頻器[28]。電路原理圖如圖1.2.(a)所示，該電路采用了帶地屏蔽結構的晶體管實現(xiàn)的單管結構，這種結構可以有效減小異質結雙極晶體管的集電極與基極之間的寄生反饋效應，晶體管地屏蔽結構如圖1.2.(b)所示。電路測試結果表明，在輸出頻率134GHz處，該倍頻器具有最小的轉換損耗，其值為3.2dB；輸出頻率為132GHz時，該倍頻器達到最大二次諧波輸出功率，其值達到1.4dBm。除此之外，在64~69GHz的輸入頻率范圍內，輸入和輸出回波損耗均優(yōu)于10dB，基波抑制大于20dB。(a)倍頻器原理圖(b)晶體管地屏蔽結構圖1.2具有晶體管地屏蔽的單管二倍頻器2013年，P.Tsai等人采用65-nmCMOS工藝設計了一款輸出頻率為95~150GHz的平衡式二倍頻器[29]。該倍頻器采用了具有寬帶特性的帶補償線的Marchand巴倫，倍頻器具有-8dB的轉換增益，3-dB帶寬為45%，基波抑制大于30dB。2014年，加利福尼亞大學圣地亞哥分校的H.Lin等人基于在45-nmCMOSSOI工藝開發(fā)了一款135~160GHz的有源二倍頻器，電路采用平衡結構，倍頻器實物圖如圖1.3所示[30]。為了獲得最佳性能，文章作者對晶體管的尺寸，布局和傳輸線進行了仔細的優(yōu)化。測試結果表明，該倍頻器在1V的漏極偏置電壓下，在150GHz處達到的輸出峰值功率為3.5dBm，并且在140~160GHz內測得的輸出功率均大于2dBm，轉換增益為-4至-5dB。圖1.3135~160GHz平衡二倍頻器芯片實物圖2015年，國立臺灣大學的B.Chen等人提出了一種采用90-nmCMOS工藝實現(xiàn)的帶諧波抑制的寬帶二倍頻器[31]。平衡倍頻器采用C類偏置的cascode拓撲結構，使二階諧波產生最大化，其原理圖如圖1.4所示。在cascode結構中集成了一個橢圓低通濾波器來抑制四階及更


本文編號：3243962