在過去50年期間,光刻技術(shù)是促進先進集成電路設(shè)計及其器件更新?lián)Q代的核心技術(shù)之一,每一代新的集成電路種類的出現(xiàn),總是以光刻工藝實現(xiàn)更小特征尺寸為主要技術(shù)標志的。半導(dǎo)體集成電路技術(shù)一直沿著摩爾定律預(yù)言的速度迅速發(fā)展,其戰(zhàn)略核心就是通過工藝技術(shù)科學(xué)研究上的創(chuàng)新實現(xiàn)半導(dǎo)體器件關(guān)鍵尺寸的不斷縮小。光刻技術(shù)是實現(xiàn)器件小型化戰(zhàn)略的關(guān)鍵所在,但在發(fā)展的過程中光刻的成本與工藝復(fù)雜度也是與日俱增。目前,工業(yè)界、學(xué)術(shù)界及其他許多科研院所采用193nm/EUV光刻,并結(jié)合浸沒式光刻技術(shù)、雙（多）重圖形曝光技術(shù),193nm/EUV光刻技術(shù)已經(jīng)將半導(dǎo)體技術(shù)節(jié)點延伸到32nm、20nm、16nm、14nm、10nm,甚至到7nm量產(chǎn),并繼續(xù)推進了5/3nm研發(fā),常規(guī)的光刻技術(shù)幾乎到達了其物理極限。然而,極高的工藝研發(fā)成本、工藝復(fù)雜性、光刻本身的物理限制以及許多光刻膠材料本身設(shè)計的缺陷等,都制約著現(xiàn)有光刻技術(shù)的進一步發(fā)展,尤其在面臨推進越來越小納米尺寸的圖形化制作時存在很大的局限性以及缺陷性,工業(yè)界和學(xué)術(shù)界和其他科研院所正急需一種能兼顧精度與成本的解決方案。國際半導(dǎo)體技術(shù)藍圖（ITRS）在2013年提出,下一代光刻技... 

【文章來源】：貴州大學(xué)貴州省 211工程院校

【文章頁數(shù)】：112 頁

【學(xué)位級別】：碩士

【部分圖文】：

定向自組裝概念的說明圖：即為誘導(dǎo)結(jié)構(gòu)加上BCP材料的自組裝

圖 2. 二嵌段共聚物與三嵌段共聚物示意圖嵌段共聚物的分子移動在高濃度溶劑蒸汽環(huán)境，或高溫這種 非場 條件下能夠極大的增強，由于嵌段共聚物需要共價鍵相連接的兩個嵌段化學(xué)性質(zhì)不同，嵌段共聚物分子會自發(fā)移動以達到熱平衡狀態(tài)并達到有序的周期納米結(jié)構(gòu)；在外

圖 3. 二嵌段共聚物自組裝結(jié)構(gòu)示意圖一般情況下，當兩種嵌段的體積分數(shù)相等，即均為 0.5 時，嵌段共聚物可以自組裝成圖三中的（L）結(jié)構(gòu)，當它們體積分數(shù)比在約 6.5:3.5 時，則更容易自組裝形成圖 1.2 中的柱狀相圖形結(jié)構(gòu)（C,C’）。


本文編號：3243434