隨著信息流量需求的不斷增大,傳統(tǒng)的并行接口技術(shù)阻礙了數(shù)據(jù)傳輸速率的進(jìn)一步提高。串行通信技術(shù)以其高通信速率、強(qiáng)抗干擾能力以及低廉的通信成本正在慢慢取代并行通信技術(shù),成為高速I/O接口的主流技術(shù)。8b/10b SerDes系統(tǒng)作為串行通信系統(tǒng)中的一種構(gòu)架,由于提供足夠的轉(zhuǎn)換信息,并保證直流平衡而被廣泛的應(yīng)用于光纖通信、局域網(wǎng)以及廣域網(wǎng)中。SerDes接收機(jī)由模擬部分和數(shù)字部分組成。其中模擬部分是接收機(jī)系統(tǒng)中速率最高、電路最復(fù)雜的部分,主要由時(shí)鐘數(shù)據(jù)恢復(fù)電路CDR （Clock and Data Recovery）和分接電路DEMUX （Demultiplexer）組成。前者負(fù)責(zé)從接收到的高速串行數(shù)據(jù)中恢復(fù)同步時(shí)鐘,并對(duì)接收的數(shù)據(jù)進(jìn)行判決恢復(fù)數(shù)據(jù),后者則將恢復(fù)的數(shù)據(jù)分接成10路低速并行數(shù)據(jù)。其中的DEMUX技術(shù)無(wú)論在其它單路串行或是多路并行數(shù)字通信中,都是不可缺少的。隨著可實(shí)現(xiàn)電路的工作速率的提高以及綠色環(huán)保意識(shí)的加強(qiáng),在高速率的同時(shí)降低功耗是現(xiàn)今集成電路研究的一個(gè)重要方向。本文主要進(jìn)行了三個(gè)方面的研究和設(shè)計(jì)：一、研究和設(shè)計(jì)用于SerDes系統(tǒng)接收機(jī)的CDR電路,首先介紹了CDR的基本原理與... 

【文章來(lái)源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：128 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

V}和}PBI波形

依照上節(jié)的模型對(duì)１２．５Ｇｂ／ｓ?ＣＤ艮及１：２?ＤＥＭＵＸ電路進(jìn)行了電路級(jí)設(shè)計(jì)，芯片采用??０．１８Ｐ?ｍＣＭＯＳ王藝化工實(shí)現(xiàn)，芯片面積為０．４７６ｍｍｘ〇．５３８ｍｍ，其版圖設(shè)計(jì)和莊片照片??見(jiàn)圖５－２１。??。。呈輸圓獅禱?Ｑ〔）?ｒｉ＇Ｑｕ??…留！通到島??ｍ?ｍ?ｐｆＳａ?ＪＯ?ｎ?ｃｆｒ＾??（ａ）?似??圖５－２１?１２．５Ｇｂ／ｓ?ＣＤ民及１：２?ＤＥＭＵＸ?（ａ）版圖腳芯片照片??５丄７芯片測(cè)試結(jié)果??采用Ｃａｓｃａｄｅ?Ｍｉｃｒｏｔｅｃｈ探針測(cè)試臺(tái)、Ａｄｖｅｎｔｅ巧Ｄ３１８６脈沖信號(hào)發(fā)生器Ｗ及Ｔｅｋｔｒｏｎｉｘ??ＭＳ０７１２５４Ｃ示波器等儀器對(duì)芯片進(jìn)行了測(cè)試。??７４??

腳?腳??圖５－?２０?（ａ）ＶＣＯ輸出６?ＧＨｚ時(shí)鐘的頻譜腳ＶＣＯ輸出６．６ＧＨｚ時(shí)鐘的頻譜??依照上述ＣＤＲ的ＭＡＴＬＡＢｓｉｍ山址模型，可ｙ；ｌ初步簡(jiǎn)單的估汁系統(tǒng)級(jí)各參數(shù)，給??電路級(jí)設(shè)計(jì)提供參考，但是這是一個(gè)理想的模型，輸入數(shù)據(jù)為理想方波，并沒(méi)有考慮上??升沿下降沿的延時(shí)Ｗ及最佳采樣點(diǎn)，也沒(méi)有考慮各模塊的噪聲等各種因素的影響，所Ｗ??還有很多的后續(xù)工作需要完成。??５丄６版圖設(shè)計(jì)與芯片照片??依照上節(jié)的模型對(duì)１２．５Ｇｂ／ｓ?ＣＤ艮及１：２?ＤＥＭＵＸ電路進(jìn)行了電路級(jí)設(shè)計(jì)，芯片采用??０．１８Ｐ?ｍＣＭＯＳ王藝化工實(shí)現(xiàn)，芯片面積為０．４７６ｍｍｘ〇．５３８ｍｍ，其版圖設(shè)計(jì)和莊片照片??見(jiàn)圖５－２１。??。。呈輸圓獅禱?Ｑ〔）?ｒｉ＇Ｑｕ??…留！通到島??ｍ?ｍ?ｐｆＳａ?ＪＯ?ｎ?ｃｆｒ＾??（ａ）?似??圖５－２１?１２．５Ｇｂ／ｓ?ＣＤ民及１：２?ＤＥＭＵＸ?（ａ）版圖腳芯片照片??５丄７芯片測(cè)試結(jié)果??采用Ｃａｓｃａｄｅ?Ｍｉｃｒｏｔｅｃｈ探針

【參考文獻(xiàn)】：
期刊論文
[1]Design of 25 Gbit/s half-rate CDR with 1:2 demultiplexer for 100 GbE optical interconnects[J]. Hu Zhengfei,Chen Yingmei,Yao Jianguo,Xue Shaojia.  The Journal of China Universities of Posts and Telecommunications. 2015(02)
[2]Design of a Low-Power 20Gb/s 1:4 Demultiplexer in 0.18μm CMOS[J]. PAN Min,FENG Jun.  Chinese Journal of Electronics. 2015(01)
[3]A power efficient 1.0625–3.125 Gb/s serial transceiver in 130 nm digital CMOS for multi-standard applications[J]. HOU ZhongYuan,YANG Fan,LIU JunHua,ZHANG Xing.  Science China（Information Sciences）. 2014(06)
[4]低功耗0.18μm 10Gbit/s CMOS 1∶4分接器設(shè)計(jì)[J]. 潘敏,馮軍.  東南大學(xué)學(xué)報(bào)(自然科學(xué)版). 2013(02)
[5]12.5 Gbps 1:16 DEMUX IC with high speed synchronizing circuits[J]. 周磊,吳旦昱,陳建武,金智,劉新宇.  半導(dǎo)體學(xué)報(bào). 2011(12)
[6]Jitter analysis and modeling of a 10 Gbit/s SerDes CDR and jitter attenuation PLL[J]. WANG Hui1,CHEN Ying-mei1,YI Lv-fan2,WEN Guan-guo2 1.Institute of RF-& OE-ICs,Southeast University,Nanjing 210096,China 2.Zhongxing Telecom Equipment Corporation,Shenzhen 518055,China.  The Journal of China Universities of Posts and Telecommunications. 2011(06)
[7]5-Gbit/s 0.18-μm CMOS單片集成低功耗時(shí)鐘恢復(fù)電路設(shè)計(jì)（英文）[J]. 張長(zhǎng)春,王志功,施思,潘海仙,郭宇峰,黃繼偉.  Journal of Southeast University（English Edition）. 2011(02)
[8]A 6.25 Gbps CMOS 10 B/8 B decoder with pipelined architecture[J]. 張小偉,胡慶生.  半導(dǎo)體學(xué)報(bào). 2011(04)
[9]A 2.5-Gb/s fully-integrated,low-power clock and recovery circuit in 0.18-μm CMOS[J]. 張長(zhǎng)春,王志功,施思,郭宇峰.  半導(dǎo)體學(xué)報(bào). 2010(03)
[10]基于鍺硅工藝的40-Gb/s分接器[J]. 王貴,王志功,李偉,唐萬(wàn)春.  固體電子學(xué)研究與進(jìn)展. 2009(02)

博士論文
[1]光纖傳輸系統(tǒng)用超高速時(shí)鐘恢復(fù)集成電路研究[D]. 仇應(yīng)華.東南大學(xué) 2006
[2]基于GaAs工藝的光通信用新型超高速分接器集成電路研究[D]. 丁敬峰.東南大學(xué) 2006
[3]高速低噪聲鎖相時(shí)鐘恢復(fù)電路研究[D]. 王濤.復(fù)旦大學(xué) 2004

碩士論文
[1]2.5Gb/s CMOS 1:16分接器設(shè)計(jì)[D]. 夏昊天.東南大學(xué) 2006
[2]基于0.18μm CMOS工藝的低電壓、低功耗、超高速集成電路設(shè)計(jì)[D]. 姜輝.東南大學(xué) 2006
[3]0.25μm CMOS 1:16分接器的研制[D]. 張暉.東南大學(xué) 2005
[4]10Gb/s CMOS時(shí)鐘恢復(fù)電路[D]. 王駿峰.東南大學(xué) 2004



本文編號(hào)：3233934