如今集成電路的發(fā)展越來越快,其應(yīng)用也非常廣泛,涉及工業(yè)生產(chǎn)和人們生活的各個(gè)領(lǐng)域。但是隨著芯片的集成度越來越高,其未來的發(fā)展也受到了一定的限制。最明顯的就是芯片上晶體管的數(shù)目越來越多,導(dǎo)致芯片的面積和規(guī)模越來越大。所以本文采用浮柵MOS器件（FGMOS）來改善這一問題。本次論文首先分析浮柵MOS器件的基本工作原理和其具體的性能、特點(diǎn);然后對(duì)浮柵MOS器件的HSPICE仿真模型進(jìn)行分析與可行性驗(yàn)證;接下來以開關(guān)-信號(hào)理論為指導(dǎo),詳細(xì)分析了浮柵MOS器件在基本動(dòng)態(tài)門電路中、增強(qiáng)型動(dòng)態(tài)全加器中以及差分動(dòng)態(tài)全加器中的應(yīng)用�；谝陨系姆治龊蛦l(fā),提出利用浮柵MOS晶體管實(shí)現(xiàn)復(fù)合布爾函數(shù)和基于動(dòng)態(tài)浮柵MOS管的差分門電路的設(shè)計(jì),以及對(duì)基于浮柵MOS管動(dòng)態(tài)異或門的改進(jìn)和基于浮柵MOS管高速度低噪音全加器的設(shè)計(jì)。在動(dòng)態(tài)電路中,利用浮柵MOS管最明顯的優(yōu)點(diǎn)是可以很方便的減少芯片上晶體管的數(shù)目。本文所設(shè)計(jì)的動(dòng)態(tài)電路全部利用HSPICE仿真工具并采用TSMC0.35um雙層多晶硅的CMOS工藝參數(shù)對(duì)所設(shè)計(jì)的電路進(jìn)行模擬仿真,并且驗(yàn)證結(jié)果的正確性。通過與設(shè)計(jì)前的電路進(jìn)行比較,得出優(yōu)化后電路的優(yōu)勢所在。 

【文章來源】：安徽理工大學(xué)安徽省

【文章頁數(shù)】：99 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

單個(gè)芯片晶體管數(shù)目與年份的關(guān)系

動(dòng)態(tài)電路進(jìn)行改進(jìn)。在這之前，我們必須要了解浮柵器件的結(jié)構(gòu)、工作傳輸特性，以保證后面設(shè)計(jì)的順利進(jìn)行。因此，本章首先主要詳細(xì)分析S 器件。 浮柵 MOS 器件的結(jié)構(gòu)組成部分.1 什么是浮柵 MOS 器件？浮柵 MOS 器件與普通 MOS 器件最大的區(qū)別是其具有多輸入和閾值可。浮柵 MOS 器件利用多個(gè)輸入信號(hào)的加權(quán)和來控制管子的導(dǎo)通與否[4]種器件的結(jié)構(gòu)與人類的神經(jīng)單元模型非常相像，所以又被稱為“神經(jīng)元 ”[16]。.2 浮柵 MOS 器件的結(jié)構(gòu)成分浮柵 MOS 晶體管的結(jié)構(gòu)、電容耦合模型、符號(hào)如圖 2.1 所示[12]。浮柵門極均為多晶硅，浮柵與輸入柵極之間的絕緣層為氧化層[4]。

OS 器件的結(jié)構(gòu)成分OS 晶體管的結(jié)構(gòu)、電容耦合模型、符號(hào)如圖 2.1 所示[1為多晶硅，浮柵與輸入柵極之間的絕緣層為氧化層[4]。圖 2.1 浮柵 MOS 晶體管的結(jié)構(gòu)、電容耦合模型、符號(hào)ucture, Capacitance Coupling Model, symbols of floating Gate MOS的電學(xué)參數(shù)定義如圖 2.2 所示[4]。

【參考文獻(xiàn)】：
期刊論文
[1]采用多輸入浮柵MOS器件的四值編-譯碼電路設(shè)計(jì)[J]. 杭國強(qiáng),聶瑩瑩,金心宇.  固體電子學(xué)研究與進(jìn)展. 2007(03)
[2]高速抗噪聲CMOS動(dòng)態(tài)電路設(shè)計(jì)（英文）[J]. 賴練章,湯庭鰲,林殷茵.  半導(dǎo)體學(xué)報(bào). 2006(06)
[3]浮柵技術(shù)及其應(yīng)用[J]. 張家龍,何怡剛.  現(xiàn)代電子技術(shù). 2004(24)
[4]基于控閾技術(shù)的電流型CMOS全加器的通用設(shè)計(jì)方法[J]. 杭國強(qiáng).  電子學(xué)報(bào). 2004(08)
[5]神經(jīng)元晶體管的研究進(jìn)展[J]. 程玥,許軍.  微電子學(xué). 2004(03)
[6]神經(jīng)元MOS的特性分析[J]. 楊媛,高勇,余寧梅.  西安理工大學(xué)學(xué)報(bào). 2004(01)
[7]神經(jīng)MOS晶體管[J]. 管慧,湯玉生.  半導(dǎo)體技術(shù). 2000(01)
[8]基于開關(guān)信號(hào)理論的控閾技術(shù)與三值ECL施密特電路[J]. 杭國強(qiáng),吳訓(xùn)威.  電路與系統(tǒng)學(xué)報(bào). 1998(02)
[9]數(shù)字電路的開關(guān)級(jí)設(shè)計(jì)理論[J]. 吳訓(xùn)威,F.Prosser.  中國科學(xué)E輯:技術(shù)科學(xué). 1996(03)
[10]基于開關(guān)信號(hào)理論的三值電流型CMOS電路設(shè)計(jì)[J]. 吳訓(xùn)威,鄧小衛(wèi),應(yīng)時(shí)彥.  電子科學(xué)學(xué)刊. 1993(02)

碩士論文
[1]基于FinFET的SRAM結(jié)構(gòu)研究[D]. 朱國權(quán).浙江大學(xué) 2017
[2]基于浮柵MOS器件的數(shù)字電路設(shè)計(jì)研究[D]. 聶瑩瑩.浙江大學(xué) 2006



本文編號(hào)：3229612