基于ATE的LED驅(qū)動芯片的測試系統(tǒng)設(shè)計與實現(xiàn)
發(fā)布時間:2021-05-31 14:11
LED照明燈具相比傳統(tǒng)光源具有節(jié)能、環(huán)保、安全、可靠、壽命長、體積小,光效可達到50200lm/W,在相同照明效果的情況下,耗電量遠低于比過去的普通照明燈。它不像熒光燈那樣含有有毒的汞,也沒有紫外線輻射。因此,LED照明研究成為必然趨勢。LED光源不同于其他光源的一個方面是驅(qū)動,驅(qū)動技術(shù)的研究成為LED照明發(fā)展的關(guān)鍵問題。而隨著集成電路設(shè)計規(guī)模的不斷增大,在越來越復(fù)雜類似于系統(tǒng)芯片SOC(system on a chip)中組合電路的可測試性設(shè)計方法變得越來越重要。在集成電路中使用可測試性技術(shù)一般將測試生成及響應(yīng)分析邏輯至于電路內(nèi)部,提高了芯片的可控制和易觀察性,從而提高芯片測試的故障覆蓋率,大幅縮短測試時間,降低測試難度,縮短芯片的研發(fā)周期。論文設(shè)計開發(fā)了一款采用柵極驅(qū)動結(jié)構(gòu)方式內(nèi)置可測性的LED恒流驅(qū)動電路的測試方案,整個測試方案按平臺類型分為兩部分:基于STS8200平臺的ATE方案設(shè)計評估,主要用于公司內(nèi)部的驗證測試以及失效分析;另一個基于ETS88項目測試開發(fā),介紹測試項目開發(fā)流程,項目調(diào)試以及工程階段的驗證,實現(xiàn)芯片可測試性模塊的設(shè)計要求,用于產(chǎn)品的生...
【文章來源】:東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:82 頁
【學(xué)位級別】:碩士
【部分圖文】:
ReadData時序圖
TM_CSFBLHbDataCK_ENDckresetQQnvddTMCKbgRdyQ0DckresetQQnvdd Q1DckresetQQnvdd Q2TestMode Clock:測試模式時鐘狀態(tài),F(xiàn)B下降沿作為時鐘上升沿;CS作為時鐘復(fù)位使能;CS=1時FB[L]上升沿作為時鐘下降沿;DFFRDFFR DFFR圖 2-11 Read Data 原理圖2.3.3 數(shù)據(jù)寫入部分電路圖 2-12 為數(shù)據(jù)輸入模式狀態(tài)時序圖。數(shù)據(jù)寫入部分的原理圖,主要實現(xiàn)芯片數(shù)據(jù)的預(yù)寫功能和寫數(shù)據(jù)至熔絲位功能,如 2-13 所示。通過由 TM_CS、FBHH、FBLH、FBHLb(下降沿)、FBLHb(上升沿)、bgrdy 等信號實現(xiàn)數(shù)據(jù)可讀時鐘狀態(tài)和數(shù)據(jù)寫入時鐘狀態(tài)的切換控制;如圖 2-12 所示,F(xiàn)BLH(次高電平)、TM_CS 和 FBHLb(FB 下降沿)邏輯為高時,邏輯 DataCK_EN 為高,芯片的模式切換為數(shù)據(jù)輸入模式,在 FBLHb(上升沿)信號控制,分別對 D4、D3、D2 和、D1 寄存器的四位串行寫入 TM_CS 的數(shù)據(jù)信號,實現(xiàn)芯片可測試性電路的預(yù)寫模式。
dlysample:在開始保持邊沿采樣;samplebiasEN:(下電)或(采樣時)使能熔絲下拉電流;holdbFBLHFBHHTM_ENTM_OEbTM_OEb:當(dāng)進入測試模式且FBLH和FBHH都為高時屏蔽測試模式;Q0resetQAQAnvddQ1Q23-8譯碼器Q0Q1Q2QA1~QA6TM_ENFBLHbTrimFinTM_ENTM_CSFBHHdlyFinalTrimENbFinalTrimENb:上電后,F(xiàn)BLH=1數(shù)據(jù)輸入時鐘模式,如果FBHH和CS都高則使能FinalTrim熔絲邏輯譯碼功能,可對寄存器狀態(tài)進行讀取;FBLHb上升沿開始燒;Trim成功后停止燒熔絲;圖 2-13 數(shù)據(jù)寫入部分電路邏輯寫數(shù)據(jù)至熔絲位功能,時序框圖如圖 2-14。
【參考文獻】:
期刊論文
[1]照明LED驅(qū)動電路探討[J]. 周巨青. 電腦知識與技術(shù). 2017(34)
[2]印制電路板的設(shè)計及電磁兼容問題[J]. 李文龍,孫偉峰. 科技風(fēng). 2017(15)
[3]國內(nèi)LED驅(qū)動電源技術(shù)分析[J]. 芮強. 自動化技術(shù)與應(yīng)用. 2017(05)
[4]測量系統(tǒng)分析在集成電路測試中的應(yīng)用[J]. 王菲,傅錚翔. 電子質(zhì)量. 2016(09)
[5]VCD仿真文件到93000 ATE測試文件轉(zhuǎn)換分析[J]. 唐麗,鄒映濤,唐昱. 電子測試. 2016(18)
[6]一種用于模擬電路測試與修調(diào)的方法[J]. 劉寧,徐東明,趙新毅. 中國集成電路. 2014(05)
[7]集成電路可測試性前端設(shè)計環(huán)境構(gòu)建[J]. 鄢斌,谷會濤,赫芳. 信息安全與通信保密. 2012(12)
[8]可測性設(shè)計技術(shù)的回顧與發(fā)展綜述[J]. 王厚軍. 中國科技論文在線. 2008(01)
[9]LED驅(qū)動電路簡介[J]. 林繼鋼,俞安琪. 中國照明電器. 2007(09)
[10]修調(diào)技術(shù)在高精度集成電路中的實現(xiàn)[J]. 李文昌,王繼安,李威,李平. 微處理機. 2006(01)
碩士論文
[1]基于ATE的電源芯片的測試系統(tǒng)設(shè)計與性能分析[D]. 俞加偉.東華大學(xué) 2015
[2]測量系統(tǒng)分析在集成電路測試中的應(yīng)用[D]. 黃曉斌.天津大學(xué) 2012
[3]用于模擬集成電路測試的浮地恒流恒壓源的研究[D]. 徐林.電子科技大學(xué) 2010
本文編號:3208411
【文章來源】:東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:82 頁
【學(xué)位級別】:碩士
【部分圖文】:
ReadData時序圖
TM_CSFBLHbDataCK_ENDckresetQQnvddTMCKbgRdyQ0DckresetQQnvdd Q1DckresetQQnvdd Q2TestMode Clock:測試模式時鐘狀態(tài),F(xiàn)B下降沿作為時鐘上升沿;CS作為時鐘復(fù)位使能;CS=1時FB[L]上升沿作為時鐘下降沿;DFFRDFFR DFFR圖 2-11 Read Data 原理圖2.3.3 數(shù)據(jù)寫入部分電路圖 2-12 為數(shù)據(jù)輸入模式狀態(tài)時序圖。數(shù)據(jù)寫入部分的原理圖,主要實現(xiàn)芯片數(shù)據(jù)的預(yù)寫功能和寫數(shù)據(jù)至熔絲位功能,如 2-13 所示。通過由 TM_CS、FBHH、FBLH、FBHLb(下降沿)、FBLHb(上升沿)、bgrdy 等信號實現(xiàn)數(shù)據(jù)可讀時鐘狀態(tài)和數(shù)據(jù)寫入時鐘狀態(tài)的切換控制;如圖 2-12 所示,F(xiàn)BLH(次高電平)、TM_CS 和 FBHLb(FB 下降沿)邏輯為高時,邏輯 DataCK_EN 為高,芯片的模式切換為數(shù)據(jù)輸入模式,在 FBLHb(上升沿)信號控制,分別對 D4、D3、D2 和、D1 寄存器的四位串行寫入 TM_CS 的數(shù)據(jù)信號,實現(xiàn)芯片可測試性電路的預(yù)寫模式。
dlysample:在開始保持邊沿采樣;samplebiasEN:(下電)或(采樣時)使能熔絲下拉電流;holdbFBLHFBHHTM_ENTM_OEbTM_OEb:當(dāng)進入測試模式且FBLH和FBHH都為高時屏蔽測試模式;Q0resetQAQAnvddQ1Q23-8譯碼器Q0Q1Q2QA1~QA6TM_ENFBLHbTrimFinTM_ENTM_CSFBHHdlyFinalTrimENbFinalTrimENb:上電后,F(xiàn)BLH=1數(shù)據(jù)輸入時鐘模式,如果FBHH和CS都高則使能FinalTrim熔絲邏輯譯碼功能,可對寄存器狀態(tài)進行讀取;FBLHb上升沿開始燒;Trim成功后停止燒熔絲;圖 2-13 數(shù)據(jù)寫入部分電路邏輯寫數(shù)據(jù)至熔絲位功能,時序框圖如圖 2-14。
【參考文獻】:
期刊論文
[1]照明LED驅(qū)動電路探討[J]. 周巨青. 電腦知識與技術(shù). 2017(34)
[2]印制電路板的設(shè)計及電磁兼容問題[J]. 李文龍,孫偉峰. 科技風(fēng). 2017(15)
[3]國內(nèi)LED驅(qū)動電源技術(shù)分析[J]. 芮強. 自動化技術(shù)與應(yīng)用. 2017(05)
[4]測量系統(tǒng)分析在集成電路測試中的應(yīng)用[J]. 王菲,傅錚翔. 電子質(zhì)量. 2016(09)
[5]VCD仿真文件到93000 ATE測試文件轉(zhuǎn)換分析[J]. 唐麗,鄒映濤,唐昱. 電子測試. 2016(18)
[6]一種用于模擬電路測試與修調(diào)的方法[J]. 劉寧,徐東明,趙新毅. 中國集成電路. 2014(05)
[7]集成電路可測試性前端設(shè)計環(huán)境構(gòu)建[J]. 鄢斌,谷會濤,赫芳. 信息安全與通信保密. 2012(12)
[8]可測性設(shè)計技術(shù)的回顧與發(fā)展綜述[J]. 王厚軍. 中國科技論文在線. 2008(01)
[9]LED驅(qū)動電路簡介[J]. 林繼鋼,俞安琪. 中國照明電器. 2007(09)
[10]修調(diào)技術(shù)在高精度集成電路中的實現(xiàn)[J]. 李文昌,王繼安,李威,李平. 微處理機. 2006(01)
碩士論文
[1]基于ATE的電源芯片的測試系統(tǒng)設(shè)計與性能分析[D]. 俞加偉.東華大學(xué) 2015
[2]測量系統(tǒng)分析在集成電路測試中的應(yīng)用[D]. 黃曉斌.天津大學(xué) 2012
[3]用于模擬集成電路測試的浮地恒流恒壓源的研究[D]. 徐林.電子科技大學(xué) 2010
本文編號:3208411
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3208411.html
最近更新
教材專著