一種低導(dǎo)通電阻高壓LDMOS器件研究
發(fā)布時間:2021-05-06 13:25
近年來我國集成電路由于國內(nèi)急劇增加的市場需求和國家政府的大力支持,得到了高速有效的發(fā)展,同時也大大的縮短了與國外同行之間的差距。隨著應(yīng)用層面的廣泛增加以及應(yīng)用要求標(biāo)準(zhǔn)的逐步提高,為了滿足集成電路中高耐壓、低導(dǎo)通損耗的指標(biāo),各種改進(jìn)的的功率器件產(chǎn)品應(yīng)運而生,而LDMOS作為集成功率器件,在各個領(lǐng)域如智能汽車電子、照明系統(tǒng)驅(qū)動、開關(guān)電源等,都有著舉足輕重的地位。雖然有硅極限的限制,但在現(xiàn)有的技術(shù)下,多數(shù)成功研制的LDMOS離硅極限還有一定的距離,通過不斷的技術(shù)革新以及新結(jié)構(gòu)的發(fā)明成了LDMOS性能提升的主要渠道。針對這一問題,本文采用了SOI材料,通過對現(xiàn)有的常規(guī)技術(shù)進(jìn)行建立模型,使得高壓LDMOS的設(shè)計更加準(zhǔn)確可控。在模型建立的基礎(chǔ)上,本文提出了新的改進(jìn)工藝,使得在原有的技術(shù)之上,高壓LDMOS的導(dǎo)通電阻得到大幅度的降低。在模型的指導(dǎo)下,進(jìn)行實驗驗證了設(shè)計,最終的實驗獲得了耐壓值為960V,導(dǎo)通電阻為154.2mΩ·cm2的高壓LDMOS器件。本文主要內(nèi)容如下:(1)線性摻雜下的SOI高壓LDMOS器件的模型推導(dǎo)對現(xiàn)有的SOI線性摻雜薄硅層LDMOS建模,從二維泊松...
【文章來源】:電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:65 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 課題背景及其研究意義
1.2 高壓SOI LDMOS器件發(fā)展動態(tài)
1.3 本論文主要工作與內(nèi)容安排
第二章 高壓SOI LDMOS原理及模型推導(dǎo)
2.1 高壓SOI LDMOS器件介質(zhì)場增強原理
2.2 線性摻雜原理
2.3 帶場板的線性摻雜SOI LDMOS器件模型
2.4 模型仿真驗證擬合
2.5 本章小結(jié)
第三章 高壓低導(dǎo)通電阻LDMOS結(jié)構(gòu)的設(shè)計與仿真
3.1 線性摻雜超薄SOI LDMOS導(dǎo)通電阻分布
3.2 部分線性摻雜超薄SOI LDMOS器件設(shè)計
3.2.1 漂移區(qū)部分線性摻雜設(shè)計
3.2.2 部分線性摻雜結(jié)構(gòu)耐壓設(shè)計
3.3 線性摻雜與部分線性摻雜SOI LDMOS的仿真對比
3.3.1 線性摻雜和部分線性摻雜SOI LDMOS的工藝確認(rèn)
3.3.2 線性摻雜和部分線性摻雜SOI LDMOS的參數(shù)仿真
3.3.3 新結(jié)構(gòu)部分線性摻雜SOI LDMOS仿真確認(rèn)
3.4 本章小結(jié)
第四章 部分線性摻雜SOI LDMOS器件的實驗設(shè)計與實現(xiàn)
4.1 部分線性摻雜結(jié)構(gòu)的工藝及版圖設(shè)計
4.1.1 部分線性摻雜SOI LDMOS實驗工藝
4.1.2 部分線性摻雜SOI LDMOS的版圖設(shè)計
4.2 部分線性摻雜SOI LDMOS器件的實驗結(jié)果
4.2.1 部分線性摻雜SOI LDMOS器件的測試結(jié)果
4.2.2 部分線性摻雜SOI LDMOS結(jié)構(gòu)與其它結(jié)構(gòu)性能比較
4.3 線性摻雜SOI LDMOS模型與實驗結(jié)果的擬合
4.4 本章小結(jié)
第五章 結(jié)論
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果
【參考文獻(xiàn)】:
期刊論文
[1]Breakdown voltage model and structure realization of a thin silicon layer with linear variable doping on a silicon on insulator high voltage device with multiple step field plates[J]. 喬明,莊翔,吳麗娟,章文通,溫恒娟,張波,李肇基. Chinese Physics B. 2012(10)
[2]A 680 V LDMOS on a thin SOI with an improved field oxide structure and dual field plate[J]. 王中健,程新紅,夏超,徐大偉,曹鐸,宋朝瑞,俞躍輝,沈達(dá)身. 半導(dǎo)體學(xué)報. 2012(05)
[3]基于介質(zhì)電場增強理論的SOI橫向高壓器件與耐壓模型[J]. 羅小蓉,李肇基. 電子元件與材料. 2008(05)
本文編號:3172000
【文章來源】:電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:65 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 課題背景及其研究意義
1.2 高壓SOI LDMOS器件發(fā)展動態(tài)
1.3 本論文主要工作與內(nèi)容安排
第二章 高壓SOI LDMOS原理及模型推導(dǎo)
2.1 高壓SOI LDMOS器件介質(zhì)場增強原理
2.2 線性摻雜原理
2.3 帶場板的線性摻雜SOI LDMOS器件模型
2.4 模型仿真驗證擬合
2.5 本章小結(jié)
第三章 高壓低導(dǎo)通電阻LDMOS結(jié)構(gòu)的設(shè)計與仿真
3.1 線性摻雜超薄SOI LDMOS導(dǎo)通電阻分布
3.2 部分線性摻雜超薄SOI LDMOS器件設(shè)計
3.2.1 漂移區(qū)部分線性摻雜設(shè)計
3.2.2 部分線性摻雜結(jié)構(gòu)耐壓設(shè)計
3.3 線性摻雜與部分線性摻雜SOI LDMOS的仿真對比
3.3.1 線性摻雜和部分線性摻雜SOI LDMOS的工藝確認(rèn)
3.3.2 線性摻雜和部分線性摻雜SOI LDMOS的參數(shù)仿真
3.3.3 新結(jié)構(gòu)部分線性摻雜SOI LDMOS仿真確認(rèn)
3.4 本章小結(jié)
第四章 部分線性摻雜SOI LDMOS器件的實驗設(shè)計與實現(xiàn)
4.1 部分線性摻雜結(jié)構(gòu)的工藝及版圖設(shè)計
4.1.1 部分線性摻雜SOI LDMOS實驗工藝
4.1.2 部分線性摻雜SOI LDMOS的版圖設(shè)計
4.2 部分線性摻雜SOI LDMOS器件的實驗結(jié)果
4.2.1 部分線性摻雜SOI LDMOS器件的測試結(jié)果
4.2.2 部分線性摻雜SOI LDMOS結(jié)構(gòu)與其它結(jié)構(gòu)性能比較
4.3 線性摻雜SOI LDMOS模型與實驗結(jié)果的擬合
4.4 本章小結(jié)
第五章 結(jié)論
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果
【參考文獻(xiàn)】:
期刊論文
[1]Breakdown voltage model and structure realization of a thin silicon layer with linear variable doping on a silicon on insulator high voltage device with multiple step field plates[J]. 喬明,莊翔,吳麗娟,章文通,溫恒娟,張波,李肇基. Chinese Physics B. 2012(10)
[2]A 680 V LDMOS on a thin SOI with an improved field oxide structure and dual field plate[J]. 王中健,程新紅,夏超,徐大偉,曹鐸,宋朝瑞,俞躍輝,沈達(dá)身. 半導(dǎo)體學(xué)報. 2012(05)
[3]基于介質(zhì)電場增強理論的SOI橫向高壓器件與耐壓模型[J]. 羅小蓉,李肇基. 電子元件與材料. 2008(05)
本文編號:3172000
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3172000.html
最近更新
教材專著