隨著數(shù)據(jù)采集系統(tǒng)應(yīng)用的場(chǎng)景越來(lái)越廣,測(cè)量信號(hào)的類型越來(lái)越多樣化,單一類型的數(shù)據(jù)采集卡已經(jīng)不能滿足實(shí)際需求,而且目前常見(jiàn)的應(yīng)用在工業(yè)控制的采集卡接口都是PCI或CPCI的,不方便用于個(gè)人計(jì)算機(jī)。另外大多數(shù)采集系統(tǒng)最終都要重構(gòu)動(dòng)態(tài)模擬或數(shù)字信號(hào),因此數(shù)據(jù)反饋輸出也和數(shù)據(jù)采集一樣重要。所以為了滿足數(shù)據(jù)采集的多樣性,本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的USB多功能數(shù)據(jù)采集卡,使數(shù)據(jù)采集向更多的應(yīng)用場(chǎng)景滲透。本文設(shè)計(jì)的低功耗數(shù)據(jù)采集卡和上位機(jī)通過(guò)USB總線供電和通信,系統(tǒng)功耗僅1.5W。具體功能和指標(biāo)如下:能通過(guò)16位精度的ADC實(shí)現(xiàn)對(duì)16個(gè)單端（或8個(gè)差分）模擬信號(hào)輸入通道的采集,并支持每個(gè)通道獨(dú)立配置±0.2V～±1OV多種輸入范圍,信納比高達(dá)88.2dB,單通道最高速率500 kS/s;能通過(guò)16位精度的DAC實(shí)現(xiàn)2個(gè)通道模擬信號(hào)輸出±1OV電壓和偏移量調(diào)整;還有16個(gè)能配置為多種功能如定時(shí)器、計(jì)數(shù)器、頻率發(fā)生器的數(shù)字輸入輸出通道。為了方便使用,本文還設(shè)計(jì)了一套專用的上位機(jī)軟件,能對(duì)模擬和數(shù)字信號(hào)的輸入輸出進(jìn)行配置和控制,能實(shí)時(shí)顯示和儲(chǔ)存采集結(jié)果和數(shù)據(jù)波形。本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng),在實(shí)現(xiàn)和國(guó)... 

【文章來(lái)源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：92 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
Abstract
1. 緒論
    1.1 論文的研究背景和意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文的主要研究?jī)?nèi)容
2. 系統(tǒng)整體架構(gòu)
    2.1 引言
    2.2 系統(tǒng)功能及指標(biāo)
    2.3 系統(tǒng)整體框架
    2.4 系統(tǒng)設(shè)計(jì)難點(diǎn)
        2.4.1 抗混疊濾波器
        2.4.2 PCB設(shè)計(jì)
        2.4.3 供電方案
    2.5 本章小結(jié)
3. 硬件電路設(shè)計(jì)
    3.1 引言
    3.2 ADC模塊
        3.2.1 ADC芯片介紹
        3.2.2 信號(hào)輸入選擇電路
        3.2.3 可變?cè)鲆娣糯箅娐?
        3.2.4 ADC驅(qū)動(dòng)電路
    3.3 DAC模塊
    3.4 數(shù)字IO模塊
    3.5 FPGA模塊
    3.6 USB模塊
    3.7 電源模塊
    3.8 本章小結(jié)
4. FPGA程序設(shè)計(jì)
    4.1 引言
    4.2 ADC模塊
        4.2.1 ADC SPI接口控制
        4.2.2 MUX切換控制
    4.3 數(shù)字濾波器設(shè)計(jì)
        4.3.1 MATLAB中設(shè)計(jì)濾波器
        4.3.2 FPGA中實(shí)現(xiàn)數(shù)字濾波器
    4.4 DAC模塊
        4.4.1 DAC_SPI接口控制
        4.4.2 ADJ_SPI調(diào)整量控制
    4.5 數(shù)字IO模塊
    4.6 USB通信
        4.6.1 FT232H同步讀寫
        4.6.2 USB讀寫主程序
    4.7 本章小結(jié)
5. 系統(tǒng)功能和指標(biāo)測(cè)試
    5.1 引言
    5.2 搭建系統(tǒng)測(cè)試平臺(tái)
        5.2.1 上位機(jī)軟件設(shè)計(jì)
        5.2.2 系統(tǒng)測(cè)試平臺(tái)
    5.3 USB傳輸測(cè)試
    5.4 ADC測(cè)試
        5.4.1 直流性能測(cè)試
        5.4.2 交流性能測(cè)試
    5.5 DAC測(cè)試
    5.6 其他功能測(cè)試
        5.6.1 信號(hào)放大測(cè)試
        5.6.2 通道切換測(cè)試
        5.6.3 數(shù)字IO測(cè)試
        5.6.4 系統(tǒng)功耗測(cè)試
    5.7 實(shí)際聲信號(hào)采集
    5.8 本章小結(jié)
6. 總結(jié)和展望
    6.1 本文小結(jié)
    6.2 未來(lái)工作展望
參考文獻(xiàn)
作者簡(jiǎn)歷


【參考文獻(xiàn)】：
期刊論文
[1]關(guān)于ADC有效位數(shù)測(cè)試方法及工程應(yīng)用[J]. 梁素龍,高蕊.  計(jì)算技術(shù)與自動(dòng)化. 2017(03)
[2]FPGA的功耗概念與低功耗設(shè)計(jì)[J]. 張陽(yáng),施辰光.  電腦知識(shí)與技術(shù). 2017(05)
[3]基于FPGA和Matlab的FIR數(shù)字濾波器[J]. 曹振吉,何敏.  現(xiàn)代電子技術(shù). 2015(19)
[4]SAR型模數(shù)轉(zhuǎn)換器前端信號(hào)調(diào)理電路設(shè)計(jì)[J]. 范明明,楊錄,任超瑛.  中國(guó)測(cè)試. 2014(06)
[5]基于千兆以太網(wǎng)的多通道高速數(shù)據(jù)采集系統(tǒng)[J]. 秦二強(qiáng),楊潔,李磊,王浩,鄭國(guó)恒.  核電子學(xué)與探測(cè)技術(shù). 2014(01)
[6]航海雷達(dá)數(shù)據(jù)高速采集回放系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 羅來(lái)金,曾連蓀,夏念.  電子設(shè)計(jì)工程. 2011(13)
[7]了解高速ADC的交流特性[J]. 張靖.  電子技術(shù)應(yīng)用. 2011(01)
[8]ADC外圍電路的設(shè)計(jì)[J]. 高中義.  現(xiàn)代電子技術(shù). 2010(22)
[9]淺析PCB板的設(shè)計(jì)技巧及通用規(guī)則[J]. 聶月萍.  集成電路通訊. 2008(04)
[10]模數(shù)轉(zhuǎn)換技術(shù)的分析與應(yīng)用[J]. 蔣臻.  電子與封裝. 2007(03)

碩士論文
[1]多通道多功能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[D]. 石軍輝.中北大學(xué) 2015
[2]基于FPGA的1GHz數(shù)據(jù)采集卡研制[D]. 唐福濤.鄭州大學(xué) 2012
[3]基于構(gòu)形理論P(yáng)CB電源板電源完整性設(shè)計(jì)研究[D]. 劉詩(shī)韻.華南理工大學(xué) 2012
[4]模數(shù)混合電路電磁兼容性分析方法的研究[D]. 張玉霞.哈爾濱工業(yè)大學(xué) 2010
[5]基于FPGA的PCI數(shù)據(jù)采集卡的研究與開(kāi)發(fā)[D]. 吳健.中南大學(xué) 2008



本文編號(hào)：3164198