發(fā)布時間：2021-04-25 14:52

　　設(shè)計了一種應(yīng)用于雙電源系統(tǒng)的可編程增益運放電路。主要結(jié)構(gòu)包括:偏置電路、控制緩沖電路、主運放電路以及增益控制電路�？刂凭彌_電路調(diào)節(jié)電路的工作狀態(tài),并且加入傳輸門模擬開關(guān)增加隔離度;偏置電路為控制緩沖電路提供恒定的電流,增強整個電路的穩(wěn)定性;主運放電路為兩級跨導(dǎo)差分結(jié)構(gòu),采用CSMC 0.5μm ST3000CMOS工藝進行設(shè)計,并對電路進行了仿真,其結(jié)果顯示:開環(huán)增益為79 dB,增益帶寬為130 MHz,相位裕度為78°,壓擺率為756 V·μs^-1�；谶@種高性能的運放電路,通過接入負反饋電阻分壓來實現(xiàn)AV=1或AV=2的增益切換。 

【文章來源】：固體電子學(xué)研究與進展. 2020,40(03)北大核心

【文章頁數(shù)】：7 頁

【文章目錄】：
引言
1 整體電路結(jié)構(gòu)和功能分析
2 可編程增益運放電路關(guān)鍵模塊設(shè)計
    2.1 偏置電路設(shè)計
    2.2 輸入緩沖控制電路設(shè)計
    2.3 主運放電路設(shè)計
    2.4 增益控制電路設(shè)計
3 版圖設(shè)計以及仿真測試驗證
    3.1 整體電路版圖
    3.2 電路模擬仿真
    3.3 應(yīng)用及測試驗證
4 結(jié)論


【參考文獻】：
期刊論文
[1]采樣保持電路中全差分增益提高放大器設(shè)計[J]. 錢黎明,魏敬和.  電子與封裝. 2017(09)
[2]高性能運算放大器研究與設(shè)計[J]. 劉萌.  科技視界. 2015(18)
[3]一種高性能CMOS運算放大器的設(shè)計[J]. 黃君凱,徐卓慧,陳松濤.  微電子學(xué). 2010(01)



本文編號：3159579