信息化社會(huì)的到來給數(shù)據(jù)傳輸接口提出了新的挑戰(zhàn),高速的信息交流必然要求傳輸接口在短時(shí)間內(nèi)進(jìn)行大量的數(shù)據(jù)交換。傳統(tǒng)的并行接口隨著數(shù)據(jù)率的不斷提高,暴露出了一些顯著的缺點(diǎn),傳輸同步時(shí)鐘不僅需要占用額外的信道資源而且各路高速數(shù)據(jù)之間還會(huì)產(chǎn)生嚴(yán)重的串?dāng)_。在這種情況下,串行接口脫穎而出,一舉解決了時(shí)鐘歪斜以及信號(hào)串?dāng)_等多項(xiàng)問題。但是,當(dāng)數(shù)據(jù)率高到無法忽視接口本身的寄生參數(shù)帶來的影響時(shí),串行接口傳輸速度也達(dá)到了瓶頸。在接口內(nèi)部加入時(shí)鐘數(shù)據(jù)恢復(fù)電路對(duì)輸入數(shù)據(jù)進(jìn)行預(yù)處理的高速串行接口逐漸取代普通串行接口成為新時(shí)代的主流,例如目前使用最多的USB和PCI-E接口。本文采用GF0.18μm ULL CMOS工藝設(shè)計(jì)了一款適用于高速串行接口的時(shí)鐘數(shù)據(jù)恢復(fù)電路�；阪i相環(huán)（Phase Lock Loop,PLL）的雙環(huán)路時(shí)鐘數(shù)據(jù)恢復(fù)電路不僅無需額外的參考時(shí)鐘,降低了高速串行接口的使用成本,而且雙環(huán)路結(jié)構(gòu)還有效的解決了相位噪聲和鎖定速度相矛盾的問題。工作在雙邊沿采樣模式下的半速率鑒相器能夠準(zhǔn)確識(shí)別半速率時(shí)鐘與輸入數(shù)據(jù)之間的相位差,降低了整體電路的工作頻率,大幅度減小了電路的功耗。半速率數(shù)字自動(dòng)調(diào)相式鑒頻器能夠及時(shí)... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：88 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景和意義
    1.2 時(shí)鐘數(shù)據(jù)恢復(fù)電路的歷史和現(xiàn)狀
    1.3 時(shí)鐘數(shù)據(jù)恢復(fù)電路的發(fā)展態(tài)勢
    1.4 本文研究的主要內(nèi)容
    1.5 本文章節(jié)安排
第二章 高速串行接口及時(shí)鐘數(shù)據(jù)恢復(fù)電路概述
    2.1 高速串行接口的基本概念
    2.2 時(shí)鐘數(shù)據(jù)恢復(fù)電路的工作機(jī)制
    2.3 時(shí)鐘數(shù)據(jù)恢復(fù)電路的基本結(jié)構(gòu)
        2.3.1 前饋相位跟蹤型結(jié)構(gòu)
        2.3.2 反饋相位跟蹤型結(jié)構(gòu)
        2.3.3 盲過采樣型結(jié)構(gòu)
    2.4 時(shí)鐘數(shù)據(jù)恢復(fù)電路的指標(biāo)
        2.4.1 速度
        2.4.2 相位噪聲和抖動(dòng)
        2.4.3 抖動(dòng)容限
        2.4.4 眼圖
        2.4.5 誤碼率
    2.5 本章小結(jié)
第三章 時(shí)鐘數(shù)據(jù)恢復(fù)電路建模與仿真
    3.1 時(shí)鐘數(shù)據(jù)恢復(fù)電路的關(guān)鍵模塊
        3.1.1 鑒頻器
        3.1.2 鑒相器
        3.1.3 電荷泵
        3.1.4 環(huán)路濾波器
        3.1.5 壓控振蕩器
    3.2 時(shí)鐘數(shù)據(jù)恢復(fù)電路系統(tǒng)級(jí)設(shè)計(jì)流程
    3.3 系統(tǒng)建模與仿真
        3.3.1 系統(tǒng)行為級(jí)線性模型仿真
        3.3.2 系統(tǒng)級(jí)模塊化電路模型仿真
    3.4 本章小結(jié)
第四章 時(shí)鐘數(shù)據(jù)恢復(fù)電路相位噪聲建模與仿真
    4.1 相位噪聲的傳輸特性分析
    4.2 各模塊相位噪聲的仿真
        4.2.1 鑒頻鑒相器及電荷噪聲
        4.2.2 環(huán)路濾波器噪聲
        4.2.3 壓控振蕩器噪聲
    4.3 整體電路噪聲的仿真
    4.4 本章小結(jié)
第五章 時(shí)鐘數(shù)據(jù)恢復(fù)電路具體電路模塊分析與設(shè)計(jì)
    5.1 鑒頻器分析與設(shè)計(jì)
        5.1.1 半速率鑒頻器
        5.1.2 子電路設(shè)計(jì)
        5.1.3 鑒頻器仿真與版圖設(shè)計(jì)
    5.2 鑒相器分析與設(shè)計(jì)
        5.2.1 半速率鑒相器
        5.2.2 子電路設(shè)計(jì)
        5.2.3 鑒相器仿真與版圖設(shè)計(jì)
    5.3 電荷泵分析與設(shè)計(jì)
        5.3.1 差分電荷泵
        5.3.2 電荷泵仿真與版圖設(shè)計(jì)
    5.4 環(huán)路濾波器分析與設(shè)計(jì)
    5.5 壓控振蕩器分析與設(shè)計(jì)
        5.5.1 環(huán)形壓控振蕩器
        5.5.2 子電路設(shè)計(jì)
        5.5.3 壓控振蕩器仿真與版圖設(shè)計(jì)
    5.6 整體電路分析與設(shè)計(jì)
    5.7 本章小結(jié)
第六章 結(jié)論
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果


【參考文獻(xiàn)】：
期刊論文
[1]高速時(shí)鐘與數(shù)據(jù)恢復(fù)電路技術(shù)研究[J]. 張長春,王志功,郭宇峰,施思.  電路與系統(tǒng)學(xué)報(bào). 2012(03)
[2]數(shù)據(jù)通信總線技術(shù)的現(xiàn)狀與未來發(fā)展趨勢[J]. 劉衡祁,李為樸.  中興通訊技術(shù). 2005(03)

博士論文
[1]高速串行通信中時(shí)間抖動(dòng)的若干問題研究[D]. 王東旅.中國科學(xué)技術(shù)大學(xué) 2011

碩士論文
[1]2Gbps時(shí)鐘數(shù)據(jù)恢復(fù)電路關(guān)鍵技術(shù)研究[D]. 王國益.西安電子科技大學(xué) 2017
[2]符合PCIe2.0規(guī)范的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì)[D]. 花正貝.中國科學(xué)技術(shù)大學(xué) 2016
[3]鎖相環(huán)頻率合成器系統(tǒng)級(jí)設(shè)計(jì)研究[D]. 劉偉忠.電子科技大學(xué) 2016
[4]SerDes接收系統(tǒng)中低功耗時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)[D]. 鄭文杰.東南大學(xué) 2016
[5]2.5Gb/s PS/PI型半速率時(shí)鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計(jì)[D]. 李軒.南京郵電大學(xué) 2014
[6]基于PLL的連續(xù)速率時(shí)鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計(jì)[D]. 馬慶培.南京郵電大學(xué) 2014



本文編號(hào)：3156868