隨著航空、航天技術(shù)的迅猛發(fā)展,其嵌入式電子系統(tǒng)的性能指標(biāo)日益復(fù)雜、數(shù)據(jù)傳輸量逐日遞增、數(shù)據(jù)傳輸速率不斷提高。因此,針對航空儀器的地面測試系統(tǒng)逐步趨向于自動化、高速化、多功能化的發(fā)展方向。針對這一發(fā)展趨勢,本文設(shè)計了一種基于FPGA的高速數(shù)字I/O系統(tǒng),該系統(tǒng)通過采用高速緩存、PCIE總線、動態(tài)重配置等關(guān)鍵技術(shù)完成設(shè)計,在保證與上位機進行實時數(shù)據(jù)傳輸?shù)耐瑫r,實現(xiàn)了多種系統(tǒng)功能的動態(tài)重配置,從而達到測試設(shè)備的通用性。本文首先圍繞高速數(shù)字I/O系統(tǒng)在測試領(lǐng)域中的研究背景及其發(fā)展現(xiàn)狀進行了詳細分析,并根據(jù)目前數(shù)字I/O領(lǐng)域遇到的發(fā)展瓶頸,深入研究了高速緩存、PCIE總線、動態(tài)重配置等技術(shù)難點在高速數(shù)字I/O系統(tǒng)中的關(guān)鍵作用,并提出了一種基于多功能動態(tài)重配置技術(shù)的高速數(shù)字I/O系統(tǒng)設(shè)計方案,完成了各技術(shù)難點的設(shè)計選型。其次對各技術(shù)難點逐一進行了詳細的邏輯設(shè)計及時序分析:1、在高速緩存模塊中,本文主要采用基于單通道DDR2 SDRAM芯片的乒乓雙緩存設(shè)計方法,對原本雙通道的高速緩存設(shè)計方法進行了改進。且為了進一步提高數(shù)據(jù)傳輸速率,本文采用靜態(tài)時序分析的方法,分別對時序裕量及最高工作頻率進行了詳細分... 

【文章來源】：北京工業(yè)大學(xué)北京市 211工程院校

【文章頁數(shù)】：99 頁

【學(xué)位級別】：碩士

【部分圖文】：

數(shù)據(jù)包結(jié)構(gòu)圖

第 2 章 高速數(shù)字 I/O 系統(tǒng)方案設(shè)計通過上述分析可以發(fā)現(xiàn)，事務(wù)層數(shù)據(jù)包 TLP 位于最頂層直接與用戶邏輯進行交互，所以在用戶邏輯設(shè)計過程中，對 TLP 包的組裝及解包尤為重要。TL包組裝的方式根據(jù)事務(wù)類型的不同而有所區(qū)別，由于在本課題中與上位機直接的數(shù)據(jù)傳輸主要采用存儲器(讀/寫)的工作模式，所以此處僅以存儲器操作事務(wù)類型為例對 TLP 包進行分析，存儲器型 TLP 包的組裝格式如圖 2-2 所示。

圖 2-3 配置空間映射圖Fig.2-3 The configuration space mapping 的分析可知，每個 PCIE 總線的配置空間包含用于映射 PCIE 存儲空間的地址。此處的 PCIE 的概念，存儲空間主要分為 Memory 和 I/O 兩用于對存儲容量要求較大的情況下，I/O 類型由于在本課題中采用存儲空間對上位機發(fā)送的指令信息進行存儲，占用存儲空間較多，所以將硬件板卡視作為上位機的虛擬空間。要是指在保證硬件資源不變的情況下，采用一種系統(tǒng)功能的靈活配置。由于在本課題中要分功能進行動態(tài)切換，所以對重配置技術(shù)的靈活

【參考文獻】：
期刊論文
[1]基于DDR2SDRAM乒乓雙緩沖的高速數(shù)據(jù)收發(fā)系統(tǒng)設(shè)計[J]. 劉杰,賽景波.  電子器件. 2015(03)
[2]一種基于FPGA的PCIe總線及其DMA的設(shè)計方法[J]. 陳剛,張京,唐建.  兵工自動化. 2014(05)
[3]NEW APPROACH TO EMULATE SEU FAULTS ON SRAM BASED FPGAS[J]. Reza Omidi Gosheblagh,Karim Mohammadi.  Journal of Electronics（China）. 2014(01)
[4]基于SPI FLASH的FPGA多重配置[J]. 李平,吳曉,山壽.  現(xiàn)代電子技術(shù). 2013(22)
[5]基于System ACE的FPGA全局動態(tài)可重配置的研究[J]. 趙佳,黃新棟,張涌.  電子設(shè)計工程. 2010(03)
[6]基于FPGA與DDR2 SDRAM的高速ADC采樣數(shù)據(jù)緩沖器設(shè)計[J]. 徐家剛,張永偉,徐瑞榮.  艦船電子對抗. 2010(01)
[7]基于PCI Express總線轉(zhuǎn)換板設(shè)計研究[J]. 陳有信,徐根深.  國外電子測量技術(shù). 2009(12)
[8]高速數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)流無縫緩存技術(shù)[J]. 王喆,劉金國,王亞軍.  微計算機信息. 2008(31)
[9]THE RESEARCH AND DESIGN OF RECONFIGURABLE COMPUTING FOR BLOCK CIPHER[J]. Yang Xiaohui Dai Zibin Zhang Yongfu Yu Xuerong (Institute of Electronic Technology,The PLA Information Engineering University,Zhengzhou 450004,China).  Journal of Electronics（China）. 2008(04)
[10]基于FPGA的多路高速串并轉(zhuǎn)換器設(shè)計[J]. 仲建鋒,胡慶生,孫遠.  電子器件. 2008(02)

碩士論文
[1]基于PXIe總線的高速數(shù)字I/O硬件設(shè)計與實現(xiàn)[D]. 江繼龍.北京工業(yè)大學(xué) 2015
[2]基于FPGA的數(shù)據(jù)高速采集系統(tǒng)設(shè)計[D]. 趙華影.浙江理工大學(xué) 2015
[3]基于PCIE的高速存儲系統(tǒng)設(shè)計[D]. 李濤濤.西安電子科技大學(xué) 2014
[4]FPGA內(nèi)數(shù)字時鐘管理模塊的研究與設(shè)計[D]. 張振.西安電子科技大學(xué) 2014
[5]支持ONFI和Toggle模式的NAND Flash控制器設(shè)計[D]. 張蓉.華中科技大學(xué) 2014
[6]基于FPGA的PCIE總線接口和光纖通信模塊設(shè)計[D]. 李挺.燕山大學(xué) 2013
[7]FPGA動態(tài)可重構(gòu)技術(shù)及其應(yīng)用研究[D]. 李昆吉.哈爾濱工業(yè)大學(xué) 2012
[8]高速信號采集接收板設(shè)計與實現(xiàn)[D]. 邢璐.西安電子科技大學(xué) 2012
[9]基于PCI Express和DDRII SDRAM的高速數(shù)據(jù)傳輸系統(tǒng)的研制[D]. 劉劍.南京信息工程大學(xué) 2009
[10]基于PCI總線的數(shù)據(jù)采集與存儲系統(tǒng)[D]. 金松坡.南京理工大學(xué) 2009



本文編號：3141309