提出了一種采用工藝、電壓（PV）補(bǔ)償?shù)妮敵鼍彌_器,以減小PV變化對(duì)輸出信號(hào)壓擺率的影響。采用非門與四個(gè)相同類型MOS管連接,實(shí)現(xiàn)全工藝角的探測(cè)。PV探測(cè)電路的輸出電壓與對(duì)應(yīng)的偏置電壓比較后得到補(bǔ)償邏輯組合。在電壓探測(cè)電路中,采用帶隙基準(zhǔn)電路產(chǎn)生偏置電壓,以避免誤碼補(bǔ)償。該輸出緩沖器采用SMIC 90 nm CMOS工藝進(jìn)行設(shè)計(jì),版圖面積為0.018 mm²。仿真結(jié)果表明,在全工藝角、20 pF負(fù)載的條件下,最高傳輸頻率為650 MHz/500 MHz。相比于電路補(bǔ)償前,V_DDIO為1.2 V時(shí),輸出信號(hào)上升、下降壓擺率差值分別減小了30.1%、31.8%;V_DDIO為2.5 V時(shí),輸出信號(hào)上升、下降壓擺率差值分別減小了27.6%、29.3%。 

【文章來(lái)源】：微電子學(xué). 2020,50(01)北大核心

【文章頁(yè)數(shù)】：5 頁(yè)

【部分圖文】：

采用PV補(bǔ)償?shù)妮敵鼍彌_器

Vg1電平轉(zhuǎn)換電路如圖2所示。VDDIO是混合電壓輸出級(jí)的工作電壓。在VDDIO=1.2/2.5 V下,Vg1電平轉(zhuǎn)換電路給輸出級(jí)PMOS提供合適的偏置電壓VG1OUT。在VDDIO=1.2 V時(shí),VG2置為0;VDDIO=2.5 V時(shí),VG2置為1。VDOUT是經(jīng)輸出緩沖器后實(shí)現(xiàn)的電平轉(zhuǎn)換輸出電壓。VDDIO=1.2 V時(shí),VG1OUT需要輸出一個(gè)1.2/0 V的方波信號(hào)。由于VG2為0,VG2控制與非門輸出高電平VDD,所以PM3、PM4管截止。VG2INV控制的NM3、NM4管的開(kāi)啟狀態(tài)取決于VDOUT的變化,同時(shí)NM1、NM2管能夠保證NM3、NM4管出現(xiàn)過(guò)柵壓。同理,VDDIO=2.5 V時(shí),VG1OUT需要輸出一個(gè)2.5/1.2 V的方波信號(hào)。由于VG2為“1”,VG2INV為“0”,所以NM3、NM4管截止。在VDOUT為“0”時(shí),PM4管截止,PM3管的漏電壓為VDD,因此,VG1OUT輸出電壓等于VDDIO(2.5 V)。在VDOUT為“1”時(shí),PM4管導(dǎo)通,VG1OUT輸出電壓等于VDD。

P-MOS工藝角探測(cè)編碼電路包括1個(gè)非門和4個(gè)相同尺寸的PMOS管PM5～PM8,結(jié)構(gòu)如圖3所示。由于輸出級(jí)始終有1組MOS管處于導(dǎo)通,所以探測(cè)編碼電路的編碼信號(hào)只需要設(shè)置2位。在SS、TT與TT、FF之間選定2個(gè)參考電壓值。探測(cè)電路的輸出從VDD開(kāi)始變化,所以接比較器的正端,參考電壓Vbias接負(fù)端。例如,在FF工藝角下,2個(gè)參考電壓都比FF的電壓大,邏輯輸出則為00。同理,TT工藝角下,邏輯輸出為10。SS工藝角下,邏輯輸出為11。P-MOS工藝角探測(cè)電路的編碼真值表如表2所示。


本文編號(hào)：3130442