隨著半導(dǎo)體設(shè)計(jì)和制造工藝的全球化,集成電路的設(shè)計(jì)階段及其制造階段已經(jīng)相互分離。大多數(shù)芯片公司為了縮短集成電路的設(shè)計(jì)時(shí)間,降低制造成本,通常會(huì)使用第三方EDA工具,引用第三方IP核,并將芯片交付第三方代工廠進(jìn)行制造。這就給這些不可信任的“第三方”甚至競爭對(duì)手對(duì)芯片進(jìn)行惡意攻擊與破壞提供了絕佳的機(jī)會(huì)。硬件木馬通常是指在原始電路植入的具有惡意功能的冗余電路,它可以篡改或者破壞載體電路的參數(shù)或正常功能,導(dǎo)致電路功能改變、敏感信息泄露或拒絕服務(wù)等嚴(yán)重后果。硬件木馬一旦被觸發(fā)將會(huì)對(duì)國防安全、金融安全、信息通信等領(lǐng)域構(gòu)成嚴(yán)重威脅。因此,為了保證集成電路應(yīng)用安全,如何快速、準(zhǔn)確、高效的實(shí)現(xiàn)硬件木馬的檢測(cè)、防護(hù)與安全評(píng)估顯得尤為重要。為了提高硬件木馬檢測(cè)概率,本文提出了一種基于插入2-1 MUX的硬件木馬檢測(cè)方法。通過插入2-1 MUX來提高節(jié)點(diǎn)轉(zhuǎn)換概率,以增加硬件木馬的激活概率。首先計(jì)算出電路中所有節(jié)點(diǎn)的轉(zhuǎn)換概率,然后設(shè)定轉(zhuǎn)換概率閾值,篩選出低于閾值轉(zhuǎn)換概率的電路節(jié)點(diǎn)作為2-1 MUX的插入對(duì)象�；贗SCAS85基準(zhǔn)電路的仿真結(jié)果表明,與現(xiàn)有的插入dsff和POSC結(jié)構(gòu)的方法相比,該方案具有更簡單的... 

【文章來源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：59 頁

【學(xué)位級(jí)別】：碩士

【圖文】：

數(shù)目和年限的關(guān)系圖

第一章 緒 論；而硬件木馬通常是指在原始電路植入的具有惡或者破壞載體電路的參數(shù)或正常功能，導(dǎo)致電路服務(wù)等[2-3]。始發(fā)布產(chǎn)品規(guī)格書到最終成為一顆安全合格的芯長的過程。圖 1.2 顯示的是集成電路流程示意圖。后，會(huì)首先確定芯片所需的功能和所要求的性能定的方法被劃分成不同的模塊。設(shè)計(jì)者設(shè)計(jì)編寫nsfer Level，RTL）代碼和知識(shí)產(chǎn)權(quán)核（Intellectu。按照提供的技術(shù)文件，IP 核又可分為以下三ard Core）和固核（Firm Core）[4]。

第一章 緒 論設(shè)計(jì)公司失去了對(duì)于集成電路設(shè)計(jì)和制造的控制，從而使其很容易受到惡意的攻擊。圖 1.3 給出了典型的集成電路生命周期的不同階段以及這些階段中可受的硬件木馬攻擊可能性。從圖中可以看出，與集成電路設(shè)計(jì)和制造相關(guān)聯(lián)一方都有可能成為篡改它的潛在對(duì)手。

【參考文獻(xiàn)】：
期刊論文
[1]一種木馬電路的實(shí)現(xiàn)與特征分析[J]. 鄭朝霞,韓玲,李陽,鄒雪城.  微電子學(xué)與計(jì)算機(jī). 2012(10)



本文編號(hào)：3128668