隨著電子信息技術(shù)的迅速發(fā)展,智能電子系統(tǒng)趨于智能化、微小化,規(guī)模和復雜程度也在不斷的增加。演化硬件（Evolvable Hardware,EHW）能夠根據(jù)外部環(huán)境的變化自動調(diào)整內(nèi)部結(jié)構(gòu),以實現(xiàn)自組織、自修復和自適應等功能,特別適用于深海、航天、高溫或者極低溫等特殊環(huán)境。演化硬件是生物學、電子學及計算機科學等多門學科交叉融合的結(jié)晶。電路進化設計是演化硬件主要核心技術(shù)之一,電路進化設計以進化算法為電路進化設計方法,以現(xiàn)場可編程邏輯門陣列為電路實現(xiàn)載體,為最終實現(xiàn)電路的自組織、自修復和自適應等功能提供技術(shù)支持,是當前研究熱點之一。主要的研究內(nèi)容:（1）采用笛卡爾遺傳規(guī)劃,以FPGA為載體,利用NiosII處理器和VRC虛擬可重構(gòu)電路技術(shù)設計了邏輯電路在線進化設計平臺。在該平臺的基礎上引入輸入投影分解技術(shù),將多輸入的目標電路分解為若干個簡單的子電路模塊分別進行電路進化設計。該方法用于在線進化有限狀態(tài)機中的組合邏輯電路進化設計,可以實時地對電路工作狀態(tài)進行監(jiān)測、評估,提高了電路進化時的收斂速度。（2）提出了基于狀態(tài)分解技術(shù)的有限狀態(tài)機電路進化設計算法,有效的緩解了有限狀態(tài)機的電路進化設計難度較大... 

【文章來源】：河北師范大學河北省

【文章頁數(shù)】：51 頁

【學位級別】：碩士

【部分圖文】：

有限狀態(tài)機電路的一般結(jié)構(gòu)

該可編程邏輯節(jié)點的節(jié)點編碼代表輸出[17]。表 2.1 基本邏輯門功能功能基因 0 1 2 3 4 5門功能 與門 或門 異或門 與非門 或非門 同或門運算符符 號 10 個可編程邏輯節(jié)點。終端輸出基因分別為：10、11、13、6，其余基因為可編程邏輯節(jié)點激活節(jié)點的編號分別為：4、5、6、7、10、11、13；冗余節(jié)點分別為面染色體映射得到的電路如圖 2.3 所示。& OR OXR & OR OXR

2）根據(jù)編碼規(guī)則隨機產(chǎn)生（ μ + λ）個染色體，形成進化過程的初始種群；3）對種群所有染色體進行適應度評估，若其中有染色體達到適應度最大值則解，終止進化；若不滿足，則根據(jù)（ μ + λ）演化策略在最優(yōu)良染色體中選擇μ 個染色體；4）由步驟（3）中得到的父代染色體使用變異算子根據(jù)變異規(guī)則生成 λ 個子代父代和子代共同構(gòu)成新的一代種群；5）再次執(zhí)行（2）（3）（4）直至進化出最優(yōu)解，并輸出最優(yōu)解，進化結(jié)束。.2.2 基于輸出分解的組合邏輯模塊電路進化算法卡爾遺傳規(guī)劃能夠有效地進化規(guī)模較小的電路結(jié)構(gòu)，但對于結(jié)構(gòu)較為復雜的電困難。輸出分解將目標電路分解成多個不同的子電路，采用進化算法對不同的行電路進化設計，進化完成后把這些子電路整合到一起構(gòu)成目標電路，從而減路整體進化的復雜程度[21, 38]。如圖 2.4 所示。

【參考文獻】：
期刊論文
[1]基于改進二分查找的VRC快速故障定位技術(shù)[J]. 蔡金燕,張峻賓,孟亞峰.  哈爾濱工業(yè)大學學報. 2017(11)
[2]進化硬件發(fā)展綜述[J]. 鮑治國,孫楠.  電子測試. 2017(16)
[3]基于EHW和RBT的不同類型故障快速修復策略[J]. 張峻賓,蔡金燕,孟亞峰,楊文兵.  計算機應用研究. 2017(11)
[4]面向復雜電磁環(huán)境的容錯電路系統(tǒng)設計技術(shù)[J]. 張峻賓,蔡金燕,孟亞峰.  西安交通大學學報. 2017(02)
[5]仿生自修復電路中基本邏輯單元設計[J]. 俞洋,王鶴潼,滕躍.  電子測量技術(shù). 2016(11)
[6]基于細胞發(fā)展機制的數(shù)字電路模塊化設計研究[J]. 楊曉艷,王錦程.  激光雜志. 2016(05)
[7]Evolutionary Design of Fault-Tolerant Digital Circuit Based on Cartesian Genetic Programming[J]. 李丹陽,蔡金燕,朱賽,孟亞峰.  Journal of Donghua University（English Edition）. 2016(02)
[8]基于EHW和RBT的電路故障自修復策略性能分析[J]. 張峻賓,蔡金燕,孟亞峰.  北京航空航天大學學報. 2016(11)
[9]復雜數(shù)字電路的分解演化研究[J]. 侯子錦,劉晨.  求知導刊. 2016(04)
[10]一種新的基于真值表分解技術(shù)的電路加速演化策略[J]. 孟亞峰,張峻賓,蔡金燕.  電光與控制. 2016(04)

博士論文
[1]數(shù)字演化硬件與容錯技術(shù)研究[D]. 張開鋒.國防科學技術(shù)大學 2014
[2]數(shù)字電路進化設計算法研究[D]. 柏磊.南京理工大學 2012
[3]電路進化設計算法研究[D]. 梁后軍.中國科學技術(shù)大學 2009

碩士論文
[1]矩陣編碼CGP多目標電路進化設計研究[D]. 王曉霞.河北師范大學 2018
[2]面向可重構(gòu)系統(tǒng)的局部永久故障恢復方法研究[D]. 劉君.哈爾濱工業(yè)大學 2017
[3]基于FPGA的片上電路進化設計研究[D]. 王宏宇.河北師范大學 2017
[4]負相關(guān)演化電路仿生容錯機制研究[D]. 王金澤.河北科技大學 2016
[5]基于FPGA的哈特曼光斑圖像處理算法設計[D]. 劉國成.中國科學技術(shù)大學 2016
[6]基于演化硬件的實時容錯機制研究[D]. 柳繼委.大連理工大學 2016
[7]基于FPGA動態(tài)部分重構(gòu)的數(shù)字系統(tǒng)在線演化技術(shù)研究[D]. 孫艷梅.南京航空航天大學 2015
[8]基于CGP的數(shù)字電路進化算法研究[D]. 李愛婷.河北師范大學 2014
[9]數(shù)字系統(tǒng)在線自主演化方法研究[D]. 陳芹芹.南京航空航天大學 2014
[10]數(shù)字電路進化設計優(yōu)化算法研究[D]. 崔艷莉.河北師范大學 2013



本文編號：3095359