發(fā)布時間：2021-03-23 04:47

　　無線通信、雷達以及軟件無線電技術(shù)的高速發(fā)展都對A/D轉(zhuǎn)換器提出了向射頻端靠攏的要求,要求A/D轉(zhuǎn)換器不但要具備超高速的采樣速率,同時還要具備較高的轉(zhuǎn)換精度。在各種高速A/D轉(zhuǎn)換器中,折疊插值A(chǔ)DC具有與全并行ADC相當?shù)霓D(zhuǎn)換速度,還具有較小的面積和較低的功耗,同時其精度卻可以得到進一步的提高。鑒于折疊插值A(chǔ)DC的上述優(yōu)勢,本文在系統(tǒng)架構(gòu)層面對其開展研究。本文首先介紹了 ADC的基本原理和主要性能指標,其次,分析了多種模數(shù)轉(zhuǎn)換器的結(jié)構(gòu),并對其優(yōu)缺點進行了比較。然后,對實際的折疊插值轉(zhuǎn)換器中可能存在的各種非理想因素進行了詳細的分析。對預放大電路和級聯(lián)折疊器這兩個關(guān)鍵電路,分析了其工作機理,優(yōu)化了電路結(jié)構(gòu)和性能,并進行了仿真驗證確保設(shè)計目標的實現(xiàn)。Cadence Spectre仿真下預放大的3dB帶寬為2.761GHz,增益為11.85dB,較大的增益可以抑制輸入失調(diào)。級聯(lián)折疊器實現(xiàn)了兩級折疊,帶寬為2.4GHz。為了解決傳統(tǒng)折疊插值架構(gòu)速度和精度的限制,本文結(jié)合運用級聯(lián)折疊插值技術(shù)和級間流水線技術(shù),對傳統(tǒng)折疊插值架構(gòu)進行了改進——在電路設(shè)計中采用了級聯(lián)折疊器,改進了折疊波的倍頻效應(yīng)。級間流... 

【文章來源】：合肥工業(yè)大學安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：75 頁

【學位級別】：碩士

【部分圖文】：

圖１．１高速數(shù)據(jù)釆集模塊??Ｆｉｇ?１．１?Ｈｉｇｈ－ｓｐｅｅｄ?Ｄａｔａ?Ａｃｑｕｉｓｉｔｉｏｎ?Ｍｏｄｕｌｅ??

ｆｓ??時鐘控制??圖２．１模數(shù)轉(zhuǎn)換器的工作原理??Ｆｉｇ?２．１?ｔｈｅ?Ｗｏｒｋｉｎｇ?Ｐｒｉｎｃｉｐｌｅ?ｏｆ?Ａ／Ｄ?ｃｏｎｖｅｒｔｅｒ??輸入信號Ｖｉｎ經(jīng)濾波處理后，采樣保持電路在采樣時鐘ｆｓ的控制下在時??間上對輸入信號進行離散的采樣［Ｍ］，隨后保持采樣值使其在變換過程中保持??不變。經(jīng)過采保的信號進入量化模塊，量化器實際上是一系列比較網(wǎng)絡(luò)，其??中的比較器將其與己產(chǎn)生的參考電壓進行比較，輸出〇，１數(shù)字結(jié)果送入到編??碼電路進行編碼，輸出正確的數(shù)字碼Ｖｏｕｔ。不論是采樣保持電路，還是量化??和編碼電路，都由時鐘控制電路統(tǒng)一控制。??２．２模數(shù)轉(zhuǎn)換器的主要性能指標??模數(shù)轉(zhuǎn)換器的性能由幾個重要的性能參數(shù)來決定。作為典型的數(shù)�；旌�??電路，需要從多個不同層面如換速度、分辨率、有效位數(shù)等來對其性能進行??考察［２１］。??（１）

計的ＦＬＡＳＨ?ＡＤＣ可實現(xiàn)６位的精度，速度能達到２ＧＨｚ以上，采用的是雙??極型（ｂｉｐｏｌａｒ）工藝。??圖２．３為它的工作原理，首先參考電壓串產(chǎn)生間隔相等的參考電壓，然??后與輸入的模擬信號相比較，比較器的輸出結(jié)果為溫度計碼，直接送入編碼??電路進行編碼成數(shù)字信號，是最典型的一步轉(zhuǎn)換結(jié)構(gòu)。一個Ｎ位全并行ＡＤＣ??需要２Ｎ－１個參考電壓與輸入信號Ｖｉｎ相比較，當Ｖｒｅｆ＾ＳＶｉ＾Ｖ＃?１時，第??ｋ？２Ｎ－１個比較器輸出“０”，前ｋ－１個比較器輸出“１”，即溫度計碼。最后??輸入到編碼電路轉(zhuǎn)換成二進制碼輸出。??Ｖｉｎ??ｒ＼????Ｐｊ＞￣￣ｉ??＜＞????Ｖｒｅｆ（２Ｎ＇ｌ）．??＾?Ｊ＇－＇??Ｎ位數(shù)字輸出??Ｖｒｅｆ（２Ｎ＊２）?＜?Ｌ＞＇?綱??＇Ｉ?碼…＞??；?：?電??卜＾＿路??Ｖｒｅｆ２?＜????；?’?「＇、?：??Ｖｒｅｆｌ?＝＞????圖２．３全并行模數(shù)轉(zhuǎn)換器??Ｆｉｇ?２．３?Ｆｌａｓｈ?Ａ／Ｄ?Ｃｏｎｖｅｒｔｅｒ??８??

【參考文獻】：
期刊論文
[1]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 賀文偉,孟橋,張翼,唐凱.  Journal of Semiconductors. 2014(08)
[2]一種8位高速折疊內(nèi)插A/D轉(zhuǎn)換器的設(shè)計[J]. 陳良,劉琨,張正平.  微電子學. 2012(03)
[3]一個低功耗1G-samples/s,6-bit折疊插值A(chǔ)DC芯片設(shè)計[J]. 李政,張盛,劉萌萌,楊津,林孝康.  電路與系統(tǒng)學報. 2012(01)
[4]基于Verilog-A行為描述模型的VCO設(shè)計[J]. 劉簾曦,楊銀堂,朱樟明,付永朝.  電路與系統(tǒng)學報. 2005(06)

博士論文
[1]16位高速CMOS流水線模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究[D]. 趙磊.西安電子科技大學 2013
[2]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高精度設(shè)計研究與實現(xiàn)[D]. 李曉娟.西安電子科技大學 2012
[3]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計方法研究[D]. 林儷.復旦大學 2010
[4]8位、500MS/s高速折疊內(nèi)插模數(shù)轉(zhuǎn)換器設(shè)計[D]. 曹寒梅.西安電子科技大學 2008
[5]千兆以太網(wǎng)中低電壓高速模數(shù)轉(zhuǎn)換器設(shè)計研究[D]. 陳誠.復旦大學 2005
[6]寬帶無線通信收發(fā)信機及其若干關(guān)鍵技術(shù)研究[D]. 何松柏.電子科技大學 2003

碩士論文
[1]寬帶位移測量雷達技術(shù)研究[D]. 張潘.重慶大學 2016
[2]一種折疊插值模數(shù)轉(zhuǎn)換器的建模與設(shè)計[D]. 李沛騁.合肥工業(yè)大學 2015
[3]基于CAN總線的數(shù)據(jù)采集節(jié)點設(shè)計與實現(xiàn)[D]. 吳志玲.中北大學 2013
[4]高速折疊插值模數(shù)轉(zhuǎn)換器的設(shè)計[D]. 韓志偉.哈爾濱工業(yè)大學 2013
[5]輕量級分組密碼算法的功耗分析及防御技術(shù)研究[D]. 姜佩賀.哈爾濱工業(yè)大學 2013
[6]高速高精度模數(shù)轉(zhuǎn)換器中采樣保持電路的研究和設(shè)計[D]. 付大偉.浙江大學 2012
[7]10位流水線A/D轉(zhuǎn)換器的研究與實現(xiàn)[D]. 張小斌.華南理工大學 2011
[8]65nm工藝下12比特50兆赫茲流水線模數(shù)轉(zhuǎn)換器設(shè)計研究[D]. 舒光華.復旦大學 2011
[9]10位高速CMOS流水線型ADC設(shè)計[D]. 孫竟皓.西安科技大學 2010
[10]超高速ADC折疊內(nèi)插結(jié)構(gòu)與電路設(shè)計[D]. 劉元.電子科技大學 2010



本文編號：3095166