隨著微電子行業(yè)的不斷進(jìn)步與發(fā)展,為適應(yīng)集成電路技術(shù)的發(fā)展以及提高系統(tǒng)的集成度,半導(dǎo)體器件的尺寸在不斷的縮小。MOSFET的尺寸縮小,可以降低功耗、提高集成度,但同時(shí)必然會(huì)導(dǎo)致器件的工作特性和性能發(fā)生變化。因此,深入研究小尺寸MOSFET的各項(xiàng)電學(xué)特性,對(duì)于提高M(jìn)OSFET工作性能有重要意義。MOSFET中與導(dǎo)電溝道相串聯(lián)的源／漏電阻,對(duì)于小尺寸器件和集成電路性能的模擬,以及器件的性能優(yōu)化和工藝改進(jìn)都有重要意義。因此,對(duì)MOSFET源／漏電阻的研究,一直是微電子行業(yè)的研究熱點(diǎn)。目前,已經(jīng)發(fā)展出很多MOSFET源／漏電阻的研究方法,這些方法都各自存在著優(yōu)缺點(diǎn),其主要缺點(diǎn)是計(jì)算步驟繁瑣、公式復(fù)雜。本論文將針對(duì)現(xiàn)有研究方法的這一缺陷,提出一種基于數(shù)值模擬的分析和計(jì)算方法。該方法的優(yōu)點(diǎn)是,分析使用的理論原理簡(jiǎn)單、需要考慮的物理參數(shù)較少,得出的各物理參數(shù)與源／漏電阻的關(guān)系明確、直觀,可以直接得出計(jì)算電阻的解析表達(dá)式,并且具有相當(dāng)高的準(zhǔn)確性。本文所做工作可概括為以下幾部分。首先,對(duì)現(xiàn)有的MOSFET源／漏電阻的研究方法,做了充分的理論分析和概括總結(jié)。目前,最常用的研究方法主要有：提取法和建模法,文中... 

【文章來(lái)源】：安徽大學(xué)安徽省 211工程院校

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 MOSFET簡(jiǎn)介
    1.2 MOSFET源/漏電阻研究意義
    1.3 MOSFET源/漏電阻研究現(xiàn)狀
    1.4 提取法和建模法的缺點(diǎn)
    1.5 本文所做工作
第二章 源/漏電阻的研究方法
    2.1 源/漏電阻的提取方法
        2.1.1 溝道電阻法
        2.1.2 新型的提取方法
    2.2 源/漏電阻的建模方法
        2.2.1 數(shù)值法和解析法及其優(yōu)缺點(diǎn)
        2.2.2 半解析法
    2.3 建模方法舉例說(shuō)明
sd模型">        2.3.1 基于物理的半經(jīng)驗(yàn)R_sd模型
sd模型">        2.3.2 二維半解析R_sd模型
    2.4 本章小結(jié)
第三章 基于數(shù)值模擬的源/漏本征電阻的分析與擬合
    3.1 基于數(shù)值模擬的分析與擬合方法簡(jiǎn)介
    3.2 源/漏電阻的提取
    3.3 提取的源/漏電阻數(shù)據(jù)
    3.4 電阻計(jì)算公式的擬合算法
        3.4.1 提取數(shù)據(jù)的分析
        3.4.2 擬合算法的說(shuō)明
    3.5 源/漏電阻計(jì)算公式的擬合
        3.5.1 電阻公式擬合
        3.5.2 綜合的電阻公式擬合
    3.6 本章小結(jié)
第四章 提取和擬合的驗(yàn)證與分析
    4.1 源/漏電阻擬合結(jié)果驗(yàn)證
    4.2 源/漏電阻的分析和結(jié)論
        4.2.1 影響源/漏電阻的主要參數(shù)
        4.2.2 源/漏電極的電流擁擠
        4.2.3 溝道長(zhǎng)度對(duì)源/漏電阻的影響
        4.2.4 源/漏本征電阻的計(jì)算表達(dá)式
    4.3 本章小結(jié)
第五章 總結(jié)
參考文獻(xiàn)
致謝
攻讀碩士期間發(fā)表的論文
參與的科研項(xiàng)目



本文編號(hào)：3094639