IC測試儀作為集成電路產(chǎn)業(yè)中對芯片進行測試的專業(yè)儀器,其穩(wěn)定性和準(zhǔn)確性不言而喻。近年來,隨著集成電路的高速發(fā)展,芯片管腳和速率都急劇增加,對IC測試儀也相應(yīng)提出了更高的要求。目前,國內(nèi)IC測試領(lǐng)域的發(fā)展與國外的技術(shù)還有相當(dāng)大的差距,難以滿足時代發(fā)展的需求。特別是在高速測試和高指標(biāo)測試中,多通道的同步問題顯得尤為突出,IC測試儀通道同步性能的高低將直接影響測試的數(shù)據(jù)和結(jié)果。從IC測試儀中的數(shù)字通道板的設(shè)計出發(fā),本文重點研究了高分辨率邊沿定位和通道同步性能相關(guān)的問題。分析和提出了數(shù)字通道板的硬件總體方案,并根據(jù)該方案設(shè)計了對應(yīng)同步電路和校準(zhǔn)方式。主要對以下方面進行了研究:1、數(shù)字通道板的方案和具體電路設(shè)計。根據(jù)指標(biāo)要求和尺寸限制設(shè)計了以FPGA為控制中心的數(shù)字通道板,將向量生成模塊,格式生成模塊等都集成到FPGA中實現(xiàn),可以實現(xiàn)更高的性能和更小的電路板面積。數(shù)字通道板上采用了大容量的外部存儲器,可以存儲高達每通道64M的測試向量。2、為了實現(xiàn)40ps的高分辨率波形邊沿,提出延遲芯片法,內(nèi)部延遲線法和吉比特收發(fā)器（Gigabit Transceiver）法三種方案。3、從與多通道同步相關(guān)的時... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：75 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀與發(fā)展趨勢
    1.3 課題任務(wù)與本文主要工作
第二章 集成電路測試儀方案設(shè)計
    2.1 集成電路測試儀的基本結(jié)構(gòu)
    2.2 數(shù)字通道板方案設(shè)計
    2.3 發(fā)送波形邊沿定位方案
        2.3.1 延遲芯片法
        2.3.2 內(nèi)部延遲線法
        2.3.3 吉比特收發(fā)器法
    2.4 采集波形邊沿定位方案
    2.5 本章小結(jié)
第三章 數(shù)字通道板硬件實現(xiàn)
    3.1 通信接口模塊
    3.2 數(shù)據(jù)存儲模塊
    3.3 引腳電子
    3.4 收發(fā)電路
        3.4.1 高速發(fā)送電路
        3.4.2 高速采樣電路
    3.5 時鐘電路
        3.5.1 時鐘質(zhì)量
        3.5.2 時鐘同步
        3.5.3 時鐘生成
    3.6 觸發(fā)電路
    3.7 電源電路
    3.8 信號完整性考慮
    3.9 本章小結(jié)
第四章 多通道同步性能校準(zhǔn)
    4.1 通道傳輸延遲
    4.2 時域反射測量延時
    4.3 通道數(shù)據(jù)校準(zhǔn)過程
        4.3.1 吉比特收發(fā)器初始化
        4.3.2 參考電平校準(zhǔn)
        4.3.3 傳輸延遲補償
    4.4 本章小結(jié)
第五章 硬件調(diào)試與測試
    5.1 電路板硬件調(diào)試
    5.2 吉比特收發(fā)器性能測試
    5.3 通道同步測試
        5.3.1 發(fā)送通道測試
        5.3.2 采集通道測試
    5.4 傳輸延遲測量
    5.5 發(fā)送向量測試
第六章 總結(jié)與展望
致謝
參考文獻


【參考文獻】：
期刊論文
[1]以太網(wǎng)、PCIe和Rapid IO高速總線比較分析[J]. 祝樹生,解春雷,仇公望,詹景坤,王小輝.  電子測試. 2016(11)
[2]數(shù)字通道傳輸延遲時間測量方法研究[J]. 顧夢霞.  計算機工程與科學(xué). 2015(10)
[3]基于TDR的測試系統(tǒng)管腳時間同步測量方法[J]. 顧翼,石堅.  艦船電子工程. 2014(05)
[4]基于FPGA的高精度同步測量系統(tǒng)[J]. 張法全,賈少博,高平東,王國富,曾慶寧.  儀表技術(shù)與傳感器. 2014(05)
[5]基于模擬IC測試的任意波形發(fā)生器設(shè)計與實現(xiàn)[J]. 陳芳.  電子設(shè)計工程. 2014(06)
[6]基于FPGA的DDR3 SDRAM控制器設(shè)計及實現(xiàn)[J]. 張剛,賈建超,趙龍.  電子科技. 2014(01)
[7]多通道高帶寬同步采集系統(tǒng)[J]. 萬力勱.  國外電子測量技術(shù). 2012(01)
[8]J750型SOC測試系統(tǒng)校準(zhǔn)技術(shù)概述[J]. 王耀國,王酣.  工業(yè)計量. 2011(02)
[9]利用時域反射計測量傳輸延時[J]. Bernard Hyland.  電子技術(shù)應(yīng)用. 2010(06)
[10]突破限制 炫出精彩 我國IC測試發(fā)展的基本態(tài)勢[J]. 曹銳,張生文.  科技智囊. 2007(02)

博士論文
[1]基于時域反射原理的電纜測長若干關(guān)鍵技術(shù)研究[D]. 宋建輝.哈爾濱工業(yè)大學(xué) 2010

碩士論文
[1]基于FPGA高速通用串行接口的設(shè)計與應(yīng)用[D]. 張清亮.西安電子科技大學(xué) 2015
[2]高速邏輯分析儀多通道同步技術(shù)研究[D]. 徐偉亮.電子科技大學(xué) 2015
[3]高精度同步采樣優(yōu)化算法研究[D]. 李夢瑋.武漢理工大學(xué) 2015
[4]高速電路中的信號完整性和電源完整性研究[D]. 曹世偉.西安電子科技大學(xué) 2015
[5]基于96通道同步數(shù)據(jù)采集系統(tǒng)的軟硬件設(shè)計與實現(xiàn)[D]. 張理京.西安電子科技大學(xué) 2014
[6]多通道寬帶信號發(fā)生器的設(shè)計和實現(xiàn)[D]. 項云龍.國防科學(xué)技術(shù)大學(xué) 2013
[7]多通道數(shù)字接收機相位同步技術(shù)研究[D]. 龐少龍.西安電子科技大學(xué) 2013
[8]高性能計算機I/O總線技術(shù)研究[D]. 李波.哈爾濱工業(yè)大學(xué) 2008
[9]數(shù)字IC自動測試設(shè)備關(guān)鍵技術(shù)研究[D]. 羅和平.電子科技大學(xué) 2008
[10]100MHz數(shù)字存儲示波器型號樣機研制[D]. 蒙玉寶.電子科技大學(xué) 2003



本文編號：3037250