隨著集成電路技術(shù)節(jié)點(diǎn)的每次更新?lián)Q代,它的性能和集成度都有所提升。但是當(dāng)晶體管的物理尺寸逼近極限時(shí),短溝道效應(yīng)、量子效應(yīng)、光刻難度以及不斷上升的功耗和散熱等問(wèn)題,都將嚴(yán)重制約著平面二維集成電路的發(fā)展,使摩爾定律受到越來(lái)越多的挑戰(zhàn)。因此平面二維集成電路已經(jīng)無(wú)法滿足集成電路的快速發(fā)展要求�；赥SV的三維集成電路被視為延續(xù)摩爾定律的有效方法之一。通過(guò)將多個(gè)不同功能的電路模塊或者芯片通過(guò)鍵合在一起形成堆疊結(jié)構(gòu),能夠有效減少互連延遲和功耗,提高I/O互連密度并能實(shí)現(xiàn)異質(zhì)集成,因此應(yīng)用前景樂(lè)觀,被視為是未來(lái)三維集成電路發(fā)展的主流方向。但是基于TSV的三維集成電路目前仍然面臨著許多挑戰(zhàn),還有一些問(wèn)題亟待解決。比如,基于TSV的等效電路模型還不夠完善、TSV之間的電磁串?dāng)_模型還不夠精確,以及陣列TSV的噪聲干擾還比較嚴(yán)重。因此本文針對(duì)以上問(wèn)題,圍繞三維集成電路中TSV的電磁特性、等效模型、串?dāng)_噪聲、陣列布局優(yōu)化等方面進(jìn)行了研究,并取得了以下研究成果:1、提出了一種同軸環(huán)形TSV結(jié)構(gòu)的等效電路模型,用于分析基于該結(jié)構(gòu)組成的三維電路特性。利用電流連續(xù)性方程和貝塞爾函數(shù),求解同軸環(huán)形TSV結(jié)構(gòu)中的電流密度,... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：154 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

三維集成電路有效縮短互連長(zhǎng)度

異質(zhì)三維集成電路示意圖

將多層堆疊的芯片的全局或者中間層等級(jí)連接SV，因此能夠?qū)崿F(xiàn)高帶寬、高速度和低功耗等展對(duì)象，也被認(rèn)為是延續(xù)摩爾定律的關(guān)鍵技術(shù)之 TSV 為研究對(duì)象，力求抓住當(dāng)前這一新興技術(shù)研究并希望以此能夠?qū)@一領(lǐng)域有更深入的認(rèn)識(shí)電路維集成電路的概念路，就是將多個(gè)具有不同功能的電路模塊或者芯堆疊結(jié)構(gòu)。根據(jù)這一定義，三維集成技術(shù)內(nèi)容廣硅基芯片載體與嵌入體的堆疊，芯片與晶圓的堆疊針對(duì)不同的應(yīng)用方向，呈現(xiàn)出不同的優(yōu)點(diǎn)。一 4 所示。


本文編號(hào)：3011581