2.5D/3D封裝技術(shù)是滿足未來射頻系統(tǒng)更高集成度、更高性能、更高工作頻率需求的主要手段。文中介紹了目前微系統(tǒng)2.5D/3D封裝技術(shù)的發(fā)展趨勢及硅通孔（TSV）、微凸點(diǎn)/銅柱、圓片級封裝等先進(jìn)的高密度封裝技術(shù),并關(guān)注了2.5D/3D封裝技術(shù)在射頻微系統(tǒng)領(lǐng)域的應(yīng)用及挑戰(zhàn),為射頻微系統(tǒng)集成封裝技術(shù)研究提供參考。 

【文章來源】：電子機(jī)械工程. 2016,32(06)

【文章頁數(shù)】：6 頁

【部分圖文】：

電子封裝結(jié)構(gòu)發(fā)展趨勢

圖1電子封裝結(jié)構(gòu)發(fā)展趨勢［1］圖2所示的電子封裝結(jié)構(gòu)發(fā)展路線圖進(jìn)一步說明電子封裝結(jié)構(gòu)隨著技術(shù)進(jìn)步而不斷更新?lián)Q代，并將繼續(xù)向著高性能、高集成度、低成本的3D微系統(tǒng)方向發(fā)展。持續(xù)驅(qū)動3D封裝技術(shù)發(fā)展的因素如下:1)超越摩爾。集成電路特征尺寸已達(dá)到極限、成本不斷攀升，采用新一代封裝技術(shù)在提高系統(tǒng)性能的同時不斷提高集成度;2)提高性能�？s短信號傳輸路徑、提高處理速度、提高帶寬、降低ＲC延遲、降低功耗等;3)異質(zhì)集成。在一個封裝體內(nèi)，同時集成各種功能器件(ＲF器件、存儲器、邏輯器件、MEMS等)、集成多種材料(Si、GaAs、GaN);4)成本控制。采用圓片級封裝技術(shù)可有效降低成本。圖2電子封裝結(jié)構(gòu)發(fā)展路線圖［2］圖2中DIP(DualIn-linePackage)為雙列直插式封裝;QFP(QuadFlatPackage)為四方引腳扁平式封裝;LCC(LeadlessChipCarriers)為無陣腳芯片封裝;PGA(PinGridArraypackage)為插針網(wǎng)絡(luò)陣列封裝;WBBGA(WireBondBallGridArraypackage)為引線鍵合球柵陣列封裝;SOT/TSOP(SmallOutlineTransistor/ThinSmallOutlinePackage)為薄小外形封裝;SiP(Sys-teminPackage)為系統(tǒng)級封裝;FCBGA/CSP(FlipChipBGApackage/ChipScalePackage)為倒裝芯片球柵陣列封裝/芯片尺寸封裝;WLCSP(WaferLevelCSP)為圓片級芯片尺寸封裝;QFN(QuadFlatNo-leadpackage)為四方無引腳扁平式封裝;PoP/PiP(PackageonPackage/PackageinPackage)為封裝疊封裝/封裝內(nèi)封裝;3DWLP(3DWaferLeverPackage)為三維圓片級封裝;2．5Dinterposer為2．5D轉(zhuǎn)接板;FOWLP(Fan-OutWLP)為扇出型圓片級封裝;EmbeddedSiP為芯片埋入式系統(tǒng)級封裝;3DIC為三維集成電路;FOPoP(Fan-OutPoP)為扇出型封裝疊封裝;FOSiP(Fan-OutSiP)為扇出型系統(tǒng)級封裝。目前主流的微?

諦酒?鮮迪窒低車墓δ埽?繽?(b)所示。在理想的情況下，SoC可以實(shí)現(xiàn)最低的成本、最小的尺寸和最優(yōu)的性能。3)系統(tǒng)級封裝(SysteminPackage，SiP)［4］。從封裝的角度出發(fā)，將各種不同功能模塊(芯片)集成在一個封裝體內(nèi)，如圖3(c)所示。2005年國際半導(dǎo)體技術(shù)發(fā)展路線圖(ITＲS2005)在組裝與封裝中對SiP的定義是:“系統(tǒng)級封裝是采用任何組合，將多個具有不同功能的有源電子器件、可選擇性的無源元件以及諸如MEMS或光學(xué)器件等其他器件首先組裝成可以提供多種功能的單個標(biāo)準(zhǔn)封裝件，形成一個系統(tǒng)或者子系統(tǒng)”。圖33種封裝形式示意圖迄今為止，在IC芯片領(lǐng)域，SoC是最高級的芯片;在IC封裝領(lǐng)域，SiP是最高級的封裝。一方面，SiP涵·2··綜述與動態(tài)·電子機(jī)械工程2016年12月

【參考文獻(xiàn)】：
期刊論文
[1]系統(tǒng)級封裝（SiP）技術(shù)研究現(xiàn)狀與發(fā)展趨勢[J]. 胡楊,蔡堅(jiān),曹立強(qiáng),陳靈芝,劉子玉,石璐璐,王謙.  電子工業(yè)專用設(shè)備. 2012(11)
[2]三維集成封裝中的TSV互連工藝研究進(jìn)展[J]. 吳向東.  電子與封裝. 2012(09)
[3]3D堆疊技術(shù)及TSV技術(shù)[J]. 朱健.  固體電子學(xué)研究與進(jìn)展. 2012(01)
[4]圓片級封裝技術(shù)[J]. 童志義.  電子工業(yè)專用設(shè)備. 2006(12)
[5]系統(tǒng)級封裝（SiP）集成技術(shù)的發(fā)展與挑戰(zhàn)[J]. 蔡堅(jiān),王水弟,賈松良.  中國集成電路. 2006(09)
[6]系統(tǒng)模塊（SiP）和三維封裝（3D）在移動通訊中的應(yīng)用（英文）[J]. 李維平,Chris Scanlan,Akito Yoshida.  電子工業(yè)專用設(shè)備. 2004(07)



本文編號：3008132