CMOS工藝的不斷發(fā)展使得晶體管的速度不斷增加、單位集成密集度越來(lái)越高、邏輯延遲持續(xù)減小、時(shí)間分辨率不斷提高,因此在設(shè)計(jì)模數(shù)轉(zhuǎn)換器時(shí)可將傳統(tǒng)的電壓域信號(hào)轉(zhuǎn)換為時(shí)域信號(hào),并對(duì)時(shí)域信號(hào)進(jìn)行采樣量化得到數(shù)字信號(hào)。而壓控振蕩器（Voltage-Controlled Oscillator,VCO）由于其固有的從控制電壓到輸出頻率的線性關(guān)系及電壓到相位的積分關(guān)系,能夠很好的完成信號(hào)從電壓域到時(shí)域的轉(zhuǎn)換。因此基于VCO的模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter,ADC）成為了一大研究熱點(diǎn)。傳統(tǒng)Sigma-Delta環(huán)路中的量化器工作在電壓域,利用比較器得到多級(jí)量化,但隨著系統(tǒng)量化位數(shù)及速度的不斷提高,比較器輸出端產(chǎn)生亞穩(wěn)態(tài)的概率不斷提高,因此對(duì)比較器的設(shè)計(jì)有了更高的要求。而VCO由于結(jié)構(gòu)較為簡(jiǎn)單,基于VCO的連續(xù)型Sigma-Delta調(diào)制器具有一階噪聲整形的特性,且由于其固有的抗混疊特性,避免了復(fù)雜的抗混疊濾波器及采樣保持電路的設(shè)計(jì),降低了系統(tǒng)的復(fù)雜度,節(jié)約了電路的面積和功耗。本文主要設(shè)計(jì)了兩種基于VCO的Sigma-Delta ADC。其中,基于VCO的頻率域ADC主要... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：99 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 國(guó)外研究現(xiàn)狀
        1.2.2 國(guó)內(nèi)研究現(xiàn)狀
    1.3 本文主要內(nèi)容及全文安排
第二章 連續(xù)時(shí)間型Sigma-Delta調(diào)制器
    2.1 Sigma-Delta調(diào)制器的工作原理
        2.1.1 過(guò)采樣
        2.1.2 噪聲整形
        2.1.3 一階 ΣΔ 調(diào)制器
    2.2 CT型與DT型Sigma-Delta調(diào)制器區(qū)別
    2.3 本章小結(jié)
第三章 基于VCO的CT型Sigma-Delta量化器分析及建模
    3.1 環(huán)形壓控振蕩器的基本原理
    3.2 VCO在Sigma-Delta量化器中的應(yīng)用分析
        3.2.1 基于VCO的頻率域量化器分析及建模
        3.2.2 基于VCO的相位域量化器分析及建模
    3.3 基于VCO與基于比較器的量化器比較
    3.4 本章小結(jié)
第四章 基于VCO的數(shù)字化頻率域ADC設(shè)計(jì)
    4.1 頻率域Sigma-Delta ADC電路結(jié)構(gòu)
        4.1.1 頻率域ADC的電路結(jié)構(gòu)設(shè)計(jì)
        4.1.2 電路的非理想因素分析
    4.2 系統(tǒng)關(guān)鍵模塊設(shè)計(jì)
        4.2.1 基于RS觸發(fā)器的壓控振蕩器
        4.2.2 格雷碼計(jì)數(shù)器
    4.3 整體電路仿真
    4.4 版圖設(shè)計(jì)及后仿
    4.5 本章小結(jié)
第五章 基于VCO的數(shù)字化相位域ADC設(shè)計(jì)
    5.1 相位域Sigma-Delta ADC電路結(jié)構(gòu)
        5.1.1 相位域ADC的電路結(jié)構(gòu)設(shè)計(jì)
        5.1.2 相位域ADC的工作原理
        5.1.3 固有的DAC失配整形能力
        5.1.4 CCO間的失配分析
    5.2 改進(jìn)的全數(shù)字量化器
    5.3 系統(tǒng)關(guān)鍵模塊設(shè)計(jì)
        5.3.1 基于反相器的VCO的設(shè)計(jì)
        5.3.2 反饋電流舵DAC的設(shè)計(jì)
    5.4 整體電路仿真
    5.5 版圖設(shè)計(jì)及后仿
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 本文總結(jié)
    6.2 工作展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介



本文編號(hào)：2997169