SOI智能功率集成電路（Smart Power IC,SPIC）因其SOI（Silicon-On-Insulator）材料介質(zhì)層的存在,相較于硅基芯片,能實現(xiàn)更高的集成度、更小的寄生效應(yīng)以及更低的功耗,在功率半導(dǎo)體器件市場受到了廣泛運用。所以,研究作為SOI SPIC芯片核心器件的SOI橫向功率器件具有重大意義。在實際應(yīng)用中,希望其擁有開態(tài)時低的比導(dǎo)通電阻和關(guān)斷時高的反向耐壓,故引入了超結(jié)（Superjunction,SJ）技術(shù)以緩解比導(dǎo)通電阻和耐壓的矛盾關(guān)系。橫向超結(jié)器件具有襯底輔助耗盡效應(yīng)（Substrate Assisted Depletion,SAD）,相關(guān)學(xué)者提出等效襯底模型（Equivalent Substrate model,ES model）,引入電荷補償層（Charge Compensation Layer,CCL）顯著提升了器件耐壓。然而,基于ES模型的橫向半超結(jié)器件的比導(dǎo)通電阻優(yōu)化模型,還未見理論和實驗報道。本文也主要圍繞著SOI橫向功率器件比導(dǎo)通電阻和耐壓的優(yōu)化展開,其主要工作及創(chuàng)新點如下:首先,根據(jù)等效襯底模型,結(jié)合理想襯底條件對SOI基橫向器件襯底進行優(yōu)化,... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：75 頁

【學(xué)位級別】：碩士

【部分圖文】：

硅基SPIC基本單元

電子科技大學(xué)碩士學(xué)位論文41.1.2SOI橫向功率器件SOI技術(shù)主要運用在SPIC芯片中。如圖1-5和1-6所示，分別為制作在體硅材料和SOI材料上的SPIC基本單元。圖1-5硅基SPIC基本單元圖1-6SOI基SPIC基本單元從圖中可以看出硅基芯片的器件和電路是制作在外延層上，高低壓單元之間、器件之間以及器件和襯底之間的電氣隔離主要由反向偏置的PN結(jié)完成，存在著泄漏電流。而SOI芯片因其頂層硅和襯底層之間的絕緣介質(zhì)，各部分之間存在的電氣連接得以完全消除。SOI橫向功率器件是SOI智能功率集成電路（SmartPowerIC，SPIC）芯片的核心器件，主要起到電源開關(guān)的作用，需要承受反向高耐壓。橫向功率器件的耐壓由橫向耐壓和縱向耐壓的最小值決定。提高橫向耐壓的常見技術(shù)為RESURF技術(shù)。R.PZingg將DoubleRESURF技術(shù)運用到SOI橫向高壓器件中，緩解了比導(dǎo)通電阻與耐壓的矛盾，具體措施為在橫向器件漂移區(qū)表面引入P型雜質(zhì)來優(yōu)化表面電場，如圖1-7(a)所示[12]。S.K.Chung采用表面SOIRESURF技術(shù)，將P型降場層改為N型重摻雜層，仿真獲得了297V的擊穿電壓，如圖1-7(b)所示[13]。另一種常見技術(shù)就是橫向超結(jié)技術(shù)，為本次設(shè)計研究的核心。超結(jié)技術(shù)在橫向

圃旃ひ斬際?直接在材料表面進行，如擴散、離子注入、刻蝕等，所以造成了超結(jié)制備的困難。實現(xiàn)超結(jié)工藝一種可行的思想為：通過多次重復(fù)的工藝過程進行疊加，把每次的“表面”依次變?yōu)椤绑w內(nèi)”[21]。超結(jié)工藝按照異型雜質(zhì)的形成方式主要可以分為如下三類：1）多外延工藝。通過多次外延的方式形成N條或P條的異型摻雜；2）多次離子注入工藝。通過控制注入能量來控制注入深度，采用不同能量進行多次注入形成異型摻雜；3）刻槽工藝。包括刻槽外延填充、槽壁傾斜注入、槽壁氣相摻雜工藝等。下面對這三大類工藝進行詳細說明。圖1-11給出了實現(xiàn)多外延工藝的兩種方法。第一種方法如圖1-11(a)所示，每次先外延一層一定濃度的N型雜質(zhì)，再通過局部離子注入的方式注入P型雜質(zhì)，使得部分原有的N型雜質(zhì)補償后變?yōu)镻型，如此多次疊加形成電荷平衡的P條和N條[22-23]。第二種方法如圖1-11(b)所示，與第一種方法的不同之處在于，第二種方式是先外延一層輕摻雜層，P條和N條均采用離子注入的方式形成[24-26]。第二種方法相較于第一種方法，超結(jié)條能獲得更好的均勻性。多次外延工藝由于每次外延的厚度相對固定，所以外延次數(shù)會隨著漂移區(qū)長度的增加而增加，這大大提高了半導(dǎo)體的制造成本。但多次外延工藝形成的耐壓層單晶結(jié)構(gòu)均勻，且界面態(tài)少。(a)(b)圖1-11多外延工藝。(a)僅形成P型雜質(zhì)；(b)同時形成N型和P型雜質(zhì)

【參考文獻】：
期刊論文
[1]SOI技術(shù)的發(fā)展思路[J]. 陳昕.  電子器件. 2010(02)
[2]超結(jié)器件[J]. 陳星弼.  電力電子技術(shù). 2008(12)

博士論文
[1]超結(jié)功率器件等效襯底模型與非全耗盡工作模式研究[D]. 章文通.電子科技大學(xué) 2016
[2]智能功率集成電路中功率半導(dǎo)體器件的研究[D]. 程駿驥.電子科技大學(xué) 2013
[3]SOI橫向高壓器件縱向耐壓理論與新結(jié)構(gòu)[D]. 胡盛東.電子科技大學(xué) 2010

碩士論文
[1]橫向超結(jié)器件非全耗盡工作模式與實驗實現(xiàn)[D]. 蒲松.電子科技大學(xué) 2019
[2]部分超結(jié)VDMOS器件Ron,sp-BV優(yōu)化模型與結(jié)構(gòu)研究[D]. 賴春蘭.電子科技大學(xué) 2019
[3]具有部分超結(jié)的SOI橫向高壓器件研究[D]. 詹珍雅.電子科技大學(xué) 2018
[4]高壓LDMOS器件終端技術(shù)的研究與設(shè)計[D]. 于亮亮.電子科技大學(xué) 2017



本文編號：2989596