發(fā)布時(shí)間：2021-01-12 05:08

　　在傳統(tǒng)的物理、電子類(lèi)實(shí)驗(yàn)中,直流穩(wěn)壓電源、信號(hào)發(fā)生器、電壓電流表以及示波器等是基本的儀器配置。但是數(shù)量眾多的儀器設(shè)備往往需要占據(jù)實(shí)驗(yàn)桌大幅面積,不僅操作不便,也可能增加實(shí)驗(yàn)成本。因此,集成的多功能、數(shù)字化便攜式電子實(shí)驗(yàn)教學(xué)儀器是今后實(shí)驗(yàn)教學(xué)儀器的發(fā)展方向。論文針對(duì)數(shù)字化電子實(shí)驗(yàn)儀器中的兩個(gè)關(guān)鍵技術(shù)-高速數(shù)據(jù)采集及中低速數(shù)據(jù)采集進(jìn)行了設(shè)計(jì)研究。本論文工作的主要內(nèi)容是針對(duì)數(shù)字化電子實(shí)驗(yàn)教學(xué)儀器的應(yīng)用場(chǎng)合,進(jìn)行高速數(shù)據(jù)采集電路的軟硬件設(shè)計(jì)和中低速數(shù)據(jù)采集電路的軟硬件設(shè)計(jì)。高速數(shù)據(jù)采集部分,提出一種基于FPGA的數(shù)據(jù)采集與存儲(chǔ)的設(shè)計(jì)方案,包括FPGA控制模塊、A/D模數(shù)轉(zhuǎn)換電路模塊和雙FIFO存儲(chǔ)器模塊以及SDRAM大容量動(dòng)態(tài)存儲(chǔ)模塊的設(shè)計(jì);中低速數(shù)據(jù)采集部分,進(jìn)行了信號(hào)預(yù)處理電路、A/D模數(shù)轉(zhuǎn)換電路和ARM控制電路以及相應(yīng)的軟件設(shè)計(jì)。另外,論文還分析了中低速數(shù)據(jù)采集過(guò)程常常遇到的噪聲干擾,建立了噪聲模型,并設(shè)計(jì)了數(shù)字濾波器進(jìn)行噪聲消除。本論文的主要工作及創(chuàng)新點(diǎn)如下:（1）針對(duì)傳統(tǒng)的“單片機(jī)控制模數(shù)轉(zhuǎn)換器”的數(shù)據(jù)采集模式無(wú)法突破1MHz以上數(shù)據(jù)采樣率的難題,設(shè)計(jì)了用FPGA控制產(chǎn)生高速AD需要... 

【文章來(lái)源】：南京師范大學(xué)江蘇省 211工程院校

【文章頁(yè)數(shù)】：75 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 背景及意義
    1.2 研究現(xiàn)狀
    1.3 論文主要內(nèi)容
第2章 數(shù)據(jù)采集相關(guān)介紹及總體方案設(shè)計(jì)
    2.1 數(shù)據(jù)采集總體設(shè)計(jì)
        2.1.1 高速數(shù)據(jù)采集設(shè)計(jì)
        2.1.2 中低速數(shù)據(jù)采集的設(shè)計(jì)
    2.2 本章小結(jié)
第3章 高速數(shù)據(jù)采集設(shè)計(jì)
    3.1 高速數(shù)據(jù)采集硬件總體方案設(shè)計(jì)
    3.2 各模塊硬件電路設(shè)計(jì)
        3.2.1 AD器件選型
        3.2.2 AD轉(zhuǎn)換電路設(shè)計(jì)
        3.2.3 SDRAM存儲(chǔ)電路設(shè)計(jì)
        3.2.4 FPGA控制模塊硬件電路設(shè)計(jì)
    3.3 高速數(shù)據(jù)采集軟件總體方案設(shè)計(jì)
    3.4 FPGA模塊軟件設(shè)計(jì)
        3.4.1 FPGA模塊整體設(shè)計(jì)
        3.4.2 時(shí)鐘模塊軟件設(shè)計(jì)
        3.4.3 A/D控制模塊軟件設(shè)計(jì)
        3.4.4 雙FIFO模塊軟件設(shè)計(jì)
        3.4.5 SDRAM模塊軟件設(shè)計(jì)
    3.5 電路測(cè)試
    3.6 本章小結(jié)
第4章 中低速數(shù)據(jù)采集設(shè)計(jì)
    4.1 中低速數(shù)據(jù)采集硬件總體設(shè)計(jì)方案
    4.2 各部分硬件電路設(shè)計(jì)
        4.2.1 AD選型及使用說(shuō)明
        4.2.2 AD轉(zhuǎn)換電路
        4.2.3 信號(hào)調(diào)理電路設(shè)計(jì)
        4.2.4 信號(hào)調(diào)理電路噪聲分析
        4.2.5 電路主要元器件噪聲分析
        4.2.6 中低速數(shù)據(jù)采集電路噪聲估計(jì)模型
        4.2.7 電路測(cè)試
        4.2.8 ARM處理電路設(shè)計(jì)
    4.3 中低速數(shù)據(jù)采集軟件總體方案設(shè)計(jì)
    4.4 數(shù)字濾波處理
    4.5 FFT（快速傅立葉變換）處理
    4.6 本章小結(jié)
第5章 數(shù)據(jù)采集應(yīng)用及分析
    5.1 高速數(shù)據(jù)采集模塊的應(yīng)用
        5.1.1 壓電陶瓷沖擊受力與應(yīng)電壓曲線(xiàn)分析實(shí)驗(yàn)
        5.1.2 實(shí)驗(yàn)測(cè)試
    5.2 中低速數(shù)據(jù)采集應(yīng)用
        5.2.1 物體自然冷卻規(guī)律實(shí)驗(yàn)概述
        5.2.2 實(shí)驗(yàn)測(cè)量及數(shù)據(jù)分析
    5.3 本章小結(jié)
第6章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
在讀期間發(fā)表的學(xué)術(shù)論文及研究成果
致謝


【參考文獻(xiàn)】：
期刊論文
[1]基于TLC1549的多路數(shù)據(jù)監(jiān)控方案[J]. 張曉光.  電子技術(shù)與軟件工程. 2017(03)
[2]基于AD620的心電監(jiān)測(cè)放大信號(hào)的設(shè)計(jì)[J]. 常星.  電子質(zhì)量. 2016(10)
[3]PLL頻率合成器設(shè)計(jì)與實(shí)現(xiàn)[J]. 段金杰,蔡婷,竇彥軍,趙啟輝.  電子世界. 2016(05)
[4]基于單片機(jī)的糧倉(cāng)溫濕度遠(yuǎn)程監(jiān)控系統(tǒng)的設(shè)計(jì)[J]. 朱高中.  湖北農(nóng)業(yè)科學(xué). 2013(03)
[5]基于FPGA的AD轉(zhuǎn)換控制器設(shè)計(jì)[J]. 辛鳳艷,孫曉曄.  中國(guó)科技信息. 2012(05)
[6]基于窗函數(shù)的FIR數(shù)字濾波器設(shè)計(jì)[J]. 王建行,姚齊國(guó),劉玉良,李林.  吉首大學(xué)學(xué)報(bào)(自然科學(xué)版). 2012(01)
[7]基于比較教學(xué)法的FIR數(shù)字濾波器設(shè)計(jì)實(shí)驗(yàn)[J]. 歐陽(yáng)華,尹為民,邵英.  電氣電子教學(xué)學(xué)報(bào). 2011(01)
[8]基于USB2.0的數(shù)字高速采集設(shè)備設(shè)計(jì)[J]. 胡凱,龔莉萍,陳云榕.  通信技術(shù). 2009(07)
[9]基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計(jì)[J]. 戶(hù)國(guó)強(qiáng),房建東,郭春蘭.  微計(jì)算機(jī)信息. 2008(20)
[10]高速數(shù)據(jù)采集系統(tǒng)的信號(hào)完整性分析[J]. 郭霞,楊濤,張浩.  電子科技. 2008(01)

碩士論文
[1]基于STM32的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 趙圣飛.中北大學(xué) 2014
[2]多波束成像聲納系統(tǒng)硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊成.南京航空航天大學(xué) 2013
[3]基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的研究[D]. 郝亮.中北大學(xué) 2010
[4]基于DSP的信號(hào)采集與處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 郭峻嶺.武漢理工大學(xué) 2009



本文編號(hào)：2972212