SOC DigRF是基帶芯片和Smarti射頻芯片之間的高速數(shù)字接口,不但滿足應(yīng)用領(lǐng)域用戶對于高帶寬的數(shù)據(jù)密集型需求,更是智能移動(dòng)設(shè)備不可或缺的部分。隨著通信技術(shù)的不斷演進(jìn),新興的DigRF v4接口更是有了質(zhì)的飛躍,它的傳輸速度可達(dá)到千兆位,擁有高速、穩(wěn)定、開發(fā)周期短、通用性強(qiáng)和低功耗的特點(diǎn),不但支持新一代LTE（Long Term Evolution）、Mobile WiMax等移動(dòng)寬帶技術(shù),而且還支持以往的2.5G和3.5G等3GPP標(biāo)準(zhǔn),并覆蓋其他非3GPP空中接口以消除芯片間的通信瓶頸,滿足高速傳輸?shù)囊�。與DigRF v3.09及其他版本不同的是DigRF v4采用MIPI（Mobile Industry Processor Interface）協(xié)議規(guī)范的M-PHY物理層標(biāo)準(zhǔn),電路結(jié)構(gòu)有了明顯的變化,頻率參量更是高達(dá)2096MHz。一方面,為了給用戶提供高性能的產(chǎn)品,檢測高頻帶來的串?dāng)_、阻抗不匹配、抖動(dòng)等問題,測試領(lǐng)域必須要有新的高質(zhì)量的解決方案;另一方面,由于復(fù)雜工藝的限制、電路結(jié)構(gòu)的改變以及MIPI協(xié)議的標(biāo)準(zhǔn)化,使得原有量產(chǎn)測試所需要的測試激勵(lì)集,已無法在現(xiàn)實(shí)情況下達(dá)到... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：101 頁

【學(xué)位級別】：碩士

【部分圖文】：

DigRF發(fā)展過程

路制造工藝的不斷進(jìn)步，現(xiàn)如今幾毫米的芯片面積上就可以此同時(shí)，SOC 已成為主流，芯片中存在大量的 IP 核，各模管腳引線的存在不可避免地伴隨著許多缺陷。在這些缺陷中雜質(zhì)玷污和原子位錯(cuò)造成的，還有一些是由于環(huán)境溫度、濕工藝造成影響，導(dǎo)致多晶硅短路、金屬形變等現(xiàn)象引起的。由率永遠(yuǎn)無法達(dá)到 100%，剔除不良品，防止有缺陷的芯片進(jìn)十分必要的。同，所花費(fèi)的開銷也是不同的，好的測試策略應(yīng)該體現(xiàn)在經(jīng)制造階段的成本存在十倍法則，即在印刷電路板測試階段檢片組裝之前測試修復(fù)成本的十倍，因此在 SOC 系統(tǒng)級就進(jìn)費(fèi)用，更加具有經(jīng)濟(jì)性。但是另一方面，隨著集成電路規(guī)模不度加大，測試質(zhì)量的提高必然伴隨著測試成本的提升。如圖說，如何提升測試資源的利用率，用較低的成本來實(shí)現(xiàn)芯片質(zhì)量等級具有重要的現(xiàn)實(shí)意義。

浦副輳?锏叫枰?鬧柿康燃毒哂兄匾?南質(zhì)狄庖�。�?1.2 測試質(zhì)量與成本關(guān)系圖1.3.2 量產(chǎn)測試方法與分類集成電路量產(chǎn)測試是指在芯片大規(guī)模生產(chǎn)之前，測試工程師結(jié)合生產(chǎn)因素和半導(dǎo)體工藝特點(diǎn)，提出一套效率高、時(shí)間短、可執(zhí)行性強(qiáng)的測試流程，并利用軟硬件測試


本文編號：2961748