半導(dǎo)體芯片作為高端制造的核心與瓶頸,在國(guó)家發(fā)展、經(jīng)濟(jì)可持續(xù)發(fā)展等一系列重大戰(zhàn)略問(wèn)題上的重要性日益突出。在半導(dǎo)體晶圓制造過(guò)程中,隨著集成電路尺寸不斷縮小、加工工藝日益復(fù)雜,晶圓允收測(cè)試(Wafer Acceptance Test,WAT)的參數(shù)數(shù)量逐漸增加,相應(yīng)所耗費(fèi)的時(shí)間成本也不斷提升。針對(duì)WAT參數(shù)之間數(shù)據(jù)體量大、數(shù)據(jù)間冗余性突出、關(guān)聯(lián)關(guān)系與映射復(fù)雜等問(wèn)題,如何提供一種有效的晶圓良率預(yù)測(cè)方法,使得在減少繁瑣測(cè)試過(guò)程與診斷范圍的同時(shí),保證晶圓良率的預(yù)測(cè)準(zhǔn)確度,對(duì)預(yù)知良率變化趨勢(shì)、減少后續(xù)測(cè)試時(shí)間與測(cè)試成本,以及晶圓生產(chǎn)制造過(guò)程中快速發(fā)現(xiàn)低良率原因、提升晶圓制造水平具有重要意義。針對(duì)以上需求,本文對(duì)WAT參數(shù)的特征選擇與晶圓良率預(yù)測(cè)方法開(kāi)展系統(tǒng)性研究,主要研究工作如下:1)WAT參數(shù)的特征選擇:針對(duì)晶圓允收測(cè)試參數(shù)維度高、數(shù)據(jù)間冗余性強(qiáng)、關(guān)鍵參數(shù)不顯著的特點(diǎn),以最小化晶圓良率的預(yù)測(cè)誤差值和最少特征數(shù)量為目標(biāo),提出過(guò)濾式與封裝式相結(jié)合的混合式特征選擇(Hybrid Festure Selection,HFS)方法,挑選出晶圓制造過(guò)程中的關(guān)鍵晶圓允收測(cè)試參數(shù)。首先提出基于互信息的最大相關(guān)最小... 

【文章來(lái)源】：東華大學(xué)上海市 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：80 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

WAT參數(shù)缺失值

東華大學(xué)碩士學(xué)位論文第二章基于HFS模型的WAT參數(shù)特征選擇方法21圖2.4WAT參數(shù)異常值常見(jiàn)數(shù)據(jù)異常點(diǎn)的處理方法有：通過(guò)對(duì)屬性值進(jìn)行描述性統(tǒng)計(jì)的統(tǒng)計(jì)分析法、統(tǒng)計(jì)數(shù)據(jù)分布的3原則法以及通過(guò)百分比計(jì)算統(tǒng)計(jì)分析的箱型圖法[63]。其中，箱型圖法是一種用作顯示一組數(shù)據(jù)分散情況的統(tǒng)計(jì)圖，該方法能夠提供所要分析數(shù)據(jù)的分散情況信息與位置信息。箱型圖主要能夠反映六個(gè)關(guān)鍵信息，分別為：上邊緣、上四分位數(shù)、中位數(shù)、下四分位數(shù)、下邊緣以及異常值。以WAT數(shù)據(jù)中開(kāi)啟電壓參數(shù)中存在的異常數(shù)據(jù)為例，如圖2.5所示，90%的開(kāi)啟電壓值集中在3.97V至4.07V之間，少量異常電壓值分布在上下限之外。此外，通過(guò)箱型圖能夠直觀反映數(shù)據(jù)分布的本來(lái)面貌，具有較強(qiáng)的魯棒性特點(diǎn)，故對(duì)各WAT參數(shù)中存在的異常點(diǎn)，利用箱型圖法進(jìn)行篩癬剔除。開(kāi)啟電壓/（V）上限上四分位數(shù)下四分位數(shù)下限異常值中位數(shù)異常值圖2.5開(kāi)啟電壓異常點(diǎn)箱型圖識(shí)別

東華大學(xué)碩士學(xué)位論文第二章基于HFS模型的WAT參數(shù)特征選擇方法222.2.3量綱差異數(shù)據(jù)處理考慮到晶圓電性測(cè)試過(guò)程中的各項(xiàng)參數(shù)指標(biāo)之間的量綱差異大，如：電性測(cè)試中晶圓漏電流參數(shù)的測(cè)試單位僅有10-9次方安培，而部分電阻參數(shù)的測(cè)試量級(jí)則會(huì)有幾百歐姆，實(shí)際晶圓量綱差異數(shù)據(jù)如圖2.6所示，因此需要對(duì)所有的電性測(cè)試參數(shù)值進(jìn)行標(biāo)準(zhǔn)化處理[64]。圖2.6量綱差異數(shù)據(jù)本節(jié)中將晶圓電性測(cè)試參數(shù)值進(jìn)行最大-最小值歸一化處理，將原始晶圓電性測(cè)試數(shù)據(jù)通過(guò)線性化的方法量化到0-1區(qū)間，其計(jì)算方法如式2-1所示。=(2-1)其中與分別為歸一化前后的數(shù)據(jù)，與分別為歸一化前數(shù)據(jù)的最大最小值。標(biāo)準(zhǔn)化處理后的相關(guān)數(shù)據(jù)信息如圖2.7所示，所有WAT參數(shù)均實(shí)現(xiàn)了標(biāo)準(zhǔn)化，均量化到0-1區(qū)間內(nèi)，為后續(xù)數(shù)據(jù)分析與模型建立提供了標(biāo)準(zhǔn)化數(shù)據(jù)。圖2.7最大最小歸一化處理后的數(shù)據(jù)

【參考文獻(xiàn)】：
期刊論文
[1]一種基于隨機(jī)森林的可尋址WAT良率診斷方法[J]. 劉元修,史崢,張培勇.  微電子學(xué)與計(jì)算機(jī). 2019(09)
[2]基于多隱層Gibbs采樣的深度信念網(wǎng)絡(luò)訓(xùn)練方法[J]. 史科,陸陽(yáng),劉廣亮,畢翔,王輝.  自動(dòng)化學(xué)報(bào). 2019(05)
[3]國(guó)內(nèi)外集成電路知識(shí)產(chǎn)權(quán)市場(chǎng)概況[J]. 迎九.  電子產(chǎn)品世界. 2018(09)
[4]晶圓代工廠面臨的多項(xiàng)挑戰(zhàn)[J]. Mark LaPedus.  集成電路應(yīng)用. 2018(03)
[5]大數(shù)據(jù)環(huán)境下基于信息論的入侵檢測(cè)數(shù)據(jù)歸一化方法[J]. 宋勇,蔡志平.  武漢大學(xué)學(xué)報(bào)(理學(xué)版). 2018(02)
[6]泛半導(dǎo)體技術(shù)的發(fā)展[J]. 王峰瀛.  電子技術(shù)與軟件工程. 2018(01)
[7]一種在芯片測(cè)試階段進(jìn)行產(chǎn)品規(guī)格區(qū)分的方法[J]. 陽(yáng)莎,崔繼鋒,廖傳欽,朱建德.  半導(dǎo)體技術(shù). 2017(02)
[8]基于圖像處理的晶圓表面缺陷檢測(cè)[J]. 劉西鋒.  通信電源技術(shù). 2016(05)
[9]基于數(shù)據(jù)挖掘的晶圓制造交貨期預(yù)測(cè)方法[J]. 汪俊亮,秦威,張潔.  中國(guó)機(jī)械工程. 2016(01)
[10]一種新的基于多啟發(fā)式的特征選擇算法[J]. 朱顥東,鐘勇.  計(jì)算機(jī)應(yīng)用. 2009(03)

碩士論文
[1]基于機(jī)器學(xué)習(xí)的可尋址WAT良率診斷方法研究[D]. 劉元修.浙江大學(xué) 2019
[2]基于進(jìn)化多目標(biāo)優(yōu)化的智能擬合方法[D]. 張園.西安電子科技大學(xué) 2018
[3]基于非下采樣輪廓波SPP Net的高分辨SAR圖像變化檢測(cè)[D]. 楊爭(zhēng)艷.西安電子科技大學(xué) 2018
[4]多特征融合的細(xì)粒度圖像檢索算法[D]. 王虹.大連理工大學(xué) 2018
[5]基于Gabor與區(qū)域卷積神經(jīng)網(wǎng)絡(luò)的晶圓表面多尺度缺陷檢測(cè)技術(shù)研究[D]. 劉明明.浙江大學(xué) 2018
[6]基于連續(xù)型深度信念網(wǎng)絡(luò)的水泥熟料游離鈣含量軟測(cè)量研究[D]. 高偉.燕山大學(xué) 2017
[7]極限學(xué)習(xí)機(jī)與自動(dòng)編碼器的融合算法研究[D]. 林雨.吉林大學(xué) 2016
[8]晶圓測(cè)試信息管理系統(tǒng)流程改造實(shí)施研究[D]. 任鵬.大連理工大學(xué) 2015
[9]基于主成分分析的多元分段模型預(yù)測(cè)集成電路晶圓良率的應(yīng)用[D]. 康盛.華東師范大學(xué) 2015
[10]基于相關(guān)性和冗余性分析的特征選擇算法研究[D]. 肖旎旖.大連理工大學(xué) 2013



本文編號(hào)：2940316