分?jǐn)?shù)階混沌系統(tǒng)動(dòng)力學(xué)分析及其FPGA加密研究
發(fā)布時(shí)間:2020-12-24 01:52
分?jǐn)?shù)階混沌有很強(qiáng)的復(fù)雜性,它不僅與系統(tǒng)方程的非線性有關(guān),而且與分?jǐn)?shù)階大小有關(guān),這使得其成為信息安全和保密通信的一個(gè)非常重要的研究方向。FPGA可編程器件的電子系統(tǒng)設(shè)計(jì)開發(fā)簡(jiǎn)單,周期短,可重復(fù)編程,使得設(shè)計(jì)成本降低,靈活性和通用性提高;贔PGA的硬件加密也成為信息安全領(lǐng)域的研究熱點(diǎn)。本文首先對(duì)分?jǐn)?shù)階混沌系統(tǒng)相關(guān)理論進(jìn)行了分析,構(gòu)造了兩個(gè)三維分?jǐn)?shù)階混沌系統(tǒng),進(jìn)而對(duì)分?jǐn)?shù)階混沌系統(tǒng)的動(dòng)力學(xué)特性進(jìn)行了深入分析;利用FPGA數(shù)字芯片對(duì)混沌系統(tǒng)進(jìn)行了電路實(shí)現(xiàn);設(shè)計(jì)了基于分?jǐn)?shù)階混沌的圖像加密方法,并利用FPGA硬件平臺(tái)實(shí)現(xiàn)了分?jǐn)?shù)階混沌視頻加密。本文的主要工作如下:(1)首先介紹了分?jǐn)?shù)階微積分的基本概念及歷史背景,然后從吸引子相圖、李雅普諾夫指數(shù)圖、分岔圖等對(duì)分?jǐn)?shù)階Liu系統(tǒng)和分?jǐn)?shù)階四翼混沌系統(tǒng)進(jìn)行了動(dòng)力學(xué)特性分析;最后通過拓?fù)漶R蹄分析分別對(duì)兩個(gè)系統(tǒng)進(jìn)行了嚴(yán)格的證明。(2)利用Altera的Cyclone IV系列FPGA開發(fā)板物理實(shí)現(xiàn)了兩個(gè)分?jǐn)?shù)階混沌系統(tǒng),為分?jǐn)?shù)階混沌系統(tǒng)的工程應(yīng)用提供了硬件支持。(3)研究了分?jǐn)?shù)階混沌圖像加密的方法,并對(duì)其進(jìn)行視頻加密實(shí)現(xiàn);利用Quartus II15.0開發(fā)環(huán)境...
【文章來源】:天津理工大學(xué)天津市
【文章頁數(shù)】:56 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
Matlab/Simulink、DSPBuilder和QuartusII進(jìn)行設(shè)計(jì)的流程圖
0.5())].(2.5)()8(()()()()()(1)()[(2.5)()(2.5)()(1)()[()],(1)()[()],()()(()()()())()()]},()())10[()()2()()(1)(){()()()40(()(1)()[()],(1)()[()],(10)()10(()()())],2122713999888977819271817233728664561556445345612lxkglpxkgxkxkxkkxkxkxkxktgmxkgknxkxkxktxkxkxktxkxkxkkxkxkxkxklxkxkkxkxkgxkxkxkxkxkxktpxknxkmxkglxkxkxktxkxkxktxkgmxkglxkkxkxk 根據(jù)方程(3-1),在 DSP Builder 構(gòu)建分?jǐn)?shù)階 Liu 系統(tǒng)。以 Simulink Blockset 為(3-1)的結(jié)構(gòu)模型建立如圖 3-2 所示。
圖 3-3 分?jǐn)?shù)階 Liu 混沌子系統(tǒng)的模型結(jié)構(gòu)圖為了方便設(shè)計(jì),對(duì)混沌系統(tǒng)進(jìn)行了坐標(biāo)平移,這并不改變系統(tǒng)的動(dòng)態(tài)特性。圖x_out 模塊為數(shù)據(jù)位數(shù)截取模塊,其用于對(duì)輸出數(shù)據(jù)指定位數(shù)的截取。為了9764 的 14 位位寬,混沌系統(tǒng)仿真的 25 位輸出被截取為 14 位。圖 3-3 是一個(gè)子構(gòu)模型。仿真成功后,把模型文件轉(zhuǎn)換為 VHDL 代碼程序,并用 Quartus II 對(duì) VHDL 語行分析綜合、仿真、編譯下載,在 Altera 的 DE2-115 開發(fā)平臺(tái)上實(shí)現(xiàn)該分?jǐn)?shù)統(tǒng)。然后采用 AD9764 高速數(shù)模轉(zhuǎn)換芯片對(duì) FPGA 芯片輸出的數(shù)字信號(hào)進(jìn)行了,通過示波器顯示該分?jǐn)?shù)階混沌系統(tǒng)的吸引子,如圖 3-4 所示。實(shí)驗(yàn)平臺(tái)如圖
本文編號(hào):2934748
【文章來源】:天津理工大學(xué)天津市
【文章頁數(shù)】:56 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
Matlab/Simulink、DSPBuilder和QuartusII進(jìn)行設(shè)計(jì)的流程圖
0.5())].(2.5)()8(()()()()()(1)()[(2.5)()(2.5)()(1)()[()],(1)()[()],()()(()()()())()()]},()())10[()()2()()(1)(){()()()40(()(1)()[()],(1)()[()],(10)()10(()()())],2122713999888977819271817233728664561556445345612lxkglpxkgxkxkxkkxkxkxkxktgmxkgknxkxkxktxkxkxktxkxkxkkxkxkxkxklxkxkkxkxkgxkxkxkxkxkxktpxknxkmxkglxkxkxktxkxkxktxkgmxkglxkkxkxk 根據(jù)方程(3-1),在 DSP Builder 構(gòu)建分?jǐn)?shù)階 Liu 系統(tǒng)。以 Simulink Blockset 為(3-1)的結(jié)構(gòu)模型建立如圖 3-2 所示。
圖 3-3 分?jǐn)?shù)階 Liu 混沌子系統(tǒng)的模型結(jié)構(gòu)圖為了方便設(shè)計(jì),對(duì)混沌系統(tǒng)進(jìn)行了坐標(biāo)平移,這并不改變系統(tǒng)的動(dòng)態(tài)特性。圖x_out 模塊為數(shù)據(jù)位數(shù)截取模塊,其用于對(duì)輸出數(shù)據(jù)指定位數(shù)的截取。為了9764 的 14 位位寬,混沌系統(tǒng)仿真的 25 位輸出被截取為 14 位。圖 3-3 是一個(gè)子構(gòu)模型。仿真成功后,把模型文件轉(zhuǎn)換為 VHDL 代碼程序,并用 Quartus II 對(duì) VHDL 語行分析綜合、仿真、編譯下載,在 Altera 的 DE2-115 開發(fā)平臺(tái)上實(shí)現(xiàn)該分?jǐn)?shù)統(tǒng)。然后采用 AD9764 高速數(shù)模轉(zhuǎn)換芯片對(duì) FPGA 芯片輸出的數(shù)字信號(hào)進(jìn)行了,通過示波器顯示該分?jǐn)?shù)階混沌系統(tǒng)的吸引子,如圖 3-4 所示。實(shí)驗(yàn)平臺(tái)如圖
本文編號(hào):2934748
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2934748.html
最近更新
教材專著