不同于其他類型的FPGA,反熔絲FPGA是通過編程其內(nèi)部的反熔絲單元而實現(xiàn)整個芯片的配置。由于反熔絲單元具有一次可編程性,所以反熔絲FPGA是OTP器件。相比于其他類型FPGA,反熔絲FPGA的可靠性,安全性和抗干擾能力更為優(yōu)秀,所以較多地運用于航空航天與軍事領(lǐng)域。反熔絲FPGA測試過程中,需要外界提供多組高壓信號,并滿足特定的時序要求,因此其不適用于市場上通用的芯片測試平臺。本文設(shè)計了一套針對于反熔絲FPGA編程及應(yīng)用測試的軟硬件系統(tǒng),有助于用戶高效,正確地對反熔絲FPGA進行編程及測試處理。從芯片的內(nèi)部構(gòu)造出發(fā),分析了反熔絲FPGA的內(nèi)部資源與可編程測試原理。并基于此分析出編程及應(yīng)用測試系統(tǒng)的設(shè)計需求,從硬件層面的電路設(shè)計與軟件層面的驅(qū)動編寫進行解決,最終完成系統(tǒng)設(shè)計及驗證。編程及應(yīng)用測試系統(tǒng)由硬件電路部分,硬件驅(qū)動部分與PC端軟件部分組成。硬件電路部分是整個系統(tǒng)實現(xiàn)目標(biāo)功能的基礎(chǔ),硬件驅(qū)動部分是硬件電路正常工作的前提,而PC端軟件部分是實現(xiàn)用戶人機交互的關(guān)鍵。本文在第二章中詳細介紹了反熔絲FPGA芯片的架構(gòu)以及內(nèi)部的資源,并對反熔絲的編程及測試原理進行了闡述。第三章分析了芯片的測... 

【文章來源】： 柳喜元 電子科技大學(xué)

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【部分圖文】：

STM32最小系統(tǒng)電路

電子科技大學(xué)碩士學(xué)位論文24AD5433芯片供電端，本設(shè)計選用5V電源供電。AD5433的輸出端Iout1，Iout2連接到運放的輸入端，Vref為參考電壓輸入端，本設(shè)計選用參考電壓為-5V，其單級型工作模式最終的輸出為運放的輸出端，輸出電平值為0—-Vref，故為0—5V。本設(shè)計選用的運放芯片為ANALOGDEVICE公司研發(fā)的AD8066芯片，其工作電壓范圍為5—24V，-3db帶寬為145MHz，共模抑制比為-100db，性能十分出色。選用的芯片封裝為MSOP-8封裝。AD8066是雙路放大器，一顆芯片內(nèi)部封裝有兩個運算放大器，芯片共有8個引腳，2個引腳為電源端口，其余6個引腳為2個運放的4個輸入端和2個輸出端。運放的輸出電壓受到其工作電壓的限制，本文采用AD5433在單級性工作模式下的輸出電壓為0—5V，故運放的工作電壓選擇5V即可滿足要求。生成編程高壓VPP的實際電路圖如4-5所示，STM32的10個輸出端口分別接在AD5433的數(shù)字信號輸入端，AD5433與編號為U4A的運放一起組成了單級性工作模式，其輸出端連接在U1A運放的輸入端，U1A運放采用了電壓串聯(lián)負反饋連接方式，將前面電路轉(zhuǎn)換的模擬信號進行放大，電路最后面采用一個運放作為電壓跟隨器，穩(wěn)定放大輸出的電信號，保護后續(xù)的電路。圖4-5中，編號為U1A，U1B和U1C的器件為現(xiàn)實中的一顆AD8066芯片，U1A，U1B為兩個獨立運放，U1C為芯片的電源輸入。圖4-5VPP生成電路AD5433處于單極性工作模式下時，其輸出信號與輸入信號的數(shù)值關(guān)系可由下公式（4-1）得出。refoutnDVV2(4-1)表達式左邊Vout為輸出電壓，由運放U4A的輸出端輸出。表達式右邊Vref為AD5433芯片上接的參考電壓，實際電路中為-5V。D為從STM32輸入的10位

電子科技大學(xué)碩士學(xué)位論文26降壓處理電路數(shù)據(jù)選擇電路ADC電路STM32VSVT_VPPVKSVPP10位數(shù)字信號圖4-6檢測電路原理圖VSV，VKS和VPP為三路編程高壓信號，需要對其電平值進行測量以保證編程高壓的正常。為了節(jié)約成本，最大化使用硬件資源，將三路信號經(jīng)過一個數(shù)據(jù)選擇器連接到ADC電路，再將轉(zhuǎn)換得到的10位數(shù)字信號傳輸給STM32芯片，從而計算出實際產(chǎn)生的三路編程高壓值，將其與預(yù)設(shè)的編程高壓值對比，從而判斷整個系統(tǒng)工作是否正常。本文設(shè)計的實際電路圖如圖4-7所示，數(shù)據(jù)選擇器芯片采用了國產(chǎn)的74HC4051芯片，其工作電壓為5V，封裝形式為SOP16貼片式封裝。實際測試過程中，三路編程高壓最大值能達到14V，遠超數(shù)據(jù)選擇器的工作電壓，將其直接連在數(shù)據(jù)選擇器的數(shù)據(jù)輸入端會造成數(shù)據(jù)選擇器失靈，出現(xiàn)多路電壓串?dāng)_的情況。所以在連接數(shù)據(jù)選擇器之前對三路編程高壓信號進行了降壓處理。圖4-7中可以看到，降壓處理采用了兩個串聯(lián)的電阻，其阻值分別為1M歐和100K歐，故降壓后的值為原來的1/11，不會超過數(shù)據(jù)選擇器的工作電壓，保證了其正常工作。圖4-7實時自檢電路原理圖74HC4051芯片為一顆8選1的三選擇端數(shù)據(jù)選擇器。芯片有一個使能端，三個控制信號輸入端A0，A1和A2，八個數(shù)據(jù)信號輸入端Y0，Y1……Y7，一個輸

【參考文獻】：
期刊論文
[1]基于ATE的FLASH型FPGA測試方法研究[J]. 張金鳳,唐金慧,馬成英.  電子世界. 2018(10)
[2]揭秘反熔絲FPGA的安全性[J]. 劉海堂.  信息通信. 2017(10)
[3]一種MTM反熔絲器件的擊穿特性[J]. 龍煌,田敏,鐘匯才.  微納電子技術(shù). 2017(05)
[4]MTM反熔絲單元的輻照特性研究[J]. 王印權(quán),鄭若成,徐海銘,吳素貞,洪根深.  電子與封裝. 2017(04)
[5]基于反熔絲的FPGA的測試方法[J]. 馬金龍,盧禮兵.  微電子學(xué)與計算機. 2016(08)
[6]電子界新星——FPGA[J]. 孫仲霖,哲婷,齊斌.  藝術(shù)科技. 2016(06)
[7]FPGA器件設(shè)計技術(shù)發(fā)展綜述[J]. 徐思燕.  通訊世界. 2015(19)
[8]FPGA器件設(shè)計技術(shù)發(fā)展綜述[J]. 王俊博.  科技傳播. 2013(18)
[9]基于CMOS工藝平臺反熔絲FPGA實現(xiàn)[J]. 陶偉,石喬林,李天陽.  電子與封裝. 2012(08)
[10]反熔絲的研究與應(yīng)用[J]. 王剛,李平,李威,張國俊,謝小東,姜晶.  材料導(dǎo)報. 2011(11)

碩士論文
[1]基于反熔絲技術(shù)的FPGA設(shè)計研究[D]. 張旭.江南大學(xué) 2012
[2]反熔絲FPGA的編程結(jié)構(gòu)研究[D]. 杜海軍.吉林大學(xué) 2007



本文編號：2921403