隨著數(shù)字處理技術(shù)的迅速發(fā)展,迫切需求更高速度、更高精度的ADC,折疊插值架構(gòu)ADC繼承了全并行ADC的高速特點(diǎn),同時(shí)降低了電路中比較器的數(shù)目,成為設(shè)計(jì)超高速ADC的首選架構(gòu)之一。另一方面,由于折疊插值A(chǔ)DC為全開環(huán)結(jié)構(gòu),精度對(duì)工藝偏差極其敏感,因此需要引入校準(zhǔn)技術(shù)對(duì)失調(diào)誤差等非理想因素進(jìn)行補(bǔ)償,保證其高精度性能的實(shí)現(xiàn)。本文介紹一款四通道時(shí)間交織工作的3.2GSps 10位流水線折疊插值A(chǔ)DC,并針對(duì)流水線折疊插值A(chǔ)DC的失調(diào)、失配誤差,通道間的非線性誤差等,研究與設(shè)計(jì)了兩種數(shù)字輔助技術(shù)的校準(zhǔn)方案。方案一采用前臺(tái)混合校準(zhǔn)技術(shù),利用集成的校準(zhǔn)電壓向量產(chǎn)生電路,實(shí)現(xiàn)各個(gè)通道間的預(yù)放大器輸出失調(diào)、折疊器輸入失調(diào)以及折疊器尾電流失配等校準(zhǔn),前臺(tái)混合校準(zhǔn)技術(shù)需要額外的校準(zhǔn)周期,在校準(zhǔn)周期內(nèi),ADC處于斷開工作狀態(tài),但同時(shí)具有校準(zhǔn)精度高,校準(zhǔn)效果好等優(yōu)點(diǎn);方案二采用后臺(tái)混合校準(zhǔn)技術(shù),通過兩通道間的失調(diào)平均和移位失調(diào)平均實(shí)現(xiàn)轉(zhuǎn)換曲線的線性度,可以在ADC正常工作時(shí)進(jìn)行實(shí)時(shí)校準(zhǔn),具有較好的適應(yīng)性。本文針對(duì)上述兩種校準(zhǔn)方案分別搭建Matlab&Simulink和Verilog-A模型并進(jìn)行仿真驗(yàn)證... 

【文章來源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：90 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

10位超高速折疊插值模數(shù)轉(zhuǎn)換器整體Verilog-A模型

end*num_dac-V0;lk)<+transition(clk_fold,tdel,tfall,trise);ref)<+transition(cali_vref,tdel,tfall,trise);li_fold_clk 為折疊器校準(zhǔn)時(shí)鐘，cali_fold_vref 為折疊器的參考電壓，N_bit 定義為折疊器輸入校準(zhǔn)與尾電流校d 表示當(dāng)前校準(zhǔn)的折疊器位置。下一小節(jié)將在本節(jié)模型證。果10 位折疊插值 ADC 理想 Verilog-A 模型，在時(shí)鐘采樣奎斯特頻率 390.332MHz 下，有效位數(shù)達(dá)到了 9.64 位B，如圖 3.17 所示，所搭模型符合校準(zhǔn)驗(yàn)證需求。

第三章 高速 ADC 校準(zhǔn)技術(shù)研究，圖 3.19 是圖 3.18 的局部放大圖，其中預(yù)放大器和第二級(jí)折疊三級(jí)折疊器校準(zhǔn)了 4 輪，且隨著校準(zhǔn)的進(jìn)行，折疊插值 ADC 輸）逐漸逼近校準(zhǔn)向量輸出參考電壓（da_out），驗(yàn)證了校準(zhǔn)功能的

【參考文獻(xiàn)】：
期刊論文
[1]12位800 MS/s ADC設(shè)計(jì)[J]. 張正平,徐驊,王永祿,馬莉,楊世福.  微電子學(xué). 2014(05)
[2]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 賀文偉,孟橋,張翼,唐凱.  Journal of Semiconductors. 2014(08)
[3]一種11位80MS/s分段式電流舵DAC的設(shè)計(jì)與驗(yàn)證[J]. 蒲釔霖,石玉,吳斌,葉茂.  微電子學(xué). 2014(01)
[4]一種用于數(shù)模轉(zhuǎn)換器的電流-電壓轉(zhuǎn)換電路[J]. 崔福良,黃林,朱臻,洪志良.  固體電子學(xué)研究與進(jìn)展. 2004(04)
[5]折疊內(nèi)插式模/數(shù)轉(zhuǎn)換器誤差補(bǔ)償技術(shù)研究[J]. 朱樟明,楊銀堂,羅宏偉,劉簾曦,朱磊.  電路與系統(tǒng)學(xué)報(bào). 2004(01)

博士論文
[1]超高速折疊插值A(chǔ)DC關(guān)鍵技術(shù)的研究與設(shè)計(jì)[D]. 賀文偉.東南大學(xué) 2017
[2]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計(jì)方法研究[D]. 林儷.復(fù)旦大學(xué) 2010

碩士論文
[1]一種采用新型時(shí)間交織技術(shù)ADC的設(shè)計(jì)[D]. 向飛翔.電子科技大學(xué) 2016
[2]折疊插值A(chǔ)/D轉(zhuǎn)換器校準(zhǔn)技術(shù)的研究與實(shí)現(xiàn)[D]. 葉明遠(yuǎn).合肥工業(yè)大學(xué) 2016
[3]10-bit超高速折疊插值A(chǔ)/D轉(zhuǎn)換器架構(gòu)研究與設(shè)計(jì)[D]. 司廣法.合肥工業(yè)大學(xué) 2016
[4]時(shí)間交錯(cuò)模數(shù)轉(zhuǎn)換器設(shè)計(jì)與校正研究[D]. 朱凱.復(fù)旦大學(xué) 2008
[5]時(shí)間交替高速采樣技術(shù)研究[D]. 尹亮.中國工程物理研究院 2007
[6]分段式電流舵D/A轉(zhuǎn)換器的研究與設(shè)計(jì)[D]. 王煒.合肥工業(yè)大學(xué) 2007
[7]基于兩片AD6645高精度數(shù)據(jù)采集系統(tǒng)研究[D]. 張清洪.電子科技大學(xué) 2005



本文編號(hào)：2919547