發(fā)布時(shí)間：2017-04-07 23:18

  本文關(guān)鍵詞：32nm CMOS多米諾單元電路NBTI老化分析與防護(hù)，，由筆耕文化傳播整理發(fā)布。

【摘要】：在納米工藝水平下,負(fù)偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability, NBTI)效應(yīng)引起的電路老化成為威脅數(shù)字集成電路可靠性的一個(gè)重要因素。NBTI效應(yīng)會(huì)造成PMOS器件的時(shí)延增加,最終可能導(dǎo)致電路功能失效。多米諾電路作為動(dòng)態(tài)電路的重要分支同樣受NBTI效應(yīng)影響導(dǎo)致性能嚴(yán)重衰退。通常的防護(hù)方法是在設(shè)計(jì)階段就增大晶體管尺寸即在電路老化之前預(yù)留充足的時(shí)序余量使電路在老化之后仍能保證足夠的性能要求,但是這種方法因過多的面積及功耗開銷問題并不適用于當(dāng)今大規(guī)模數(shù)字集成電路設(shè)計(jì)。因此,本文針對(duì)多米諾單元電路的NBTI效應(yīng)分析與防護(hù)問題進(jìn)行研究。本文針對(duì)32nnm P型多米諾與門單元電路,通過Hspice仿真表明NBTI效應(yīng)在十年老化周期內(nèi)會(huì)使電路時(shí)序衰退11.45%,在實(shí)驗(yàn)基礎(chǔ)上考慮P型多米諾與門中各個(gè)部分PMOS晶體管的NBTI老化對(duì)電路整體性能影響的差別,設(shè)計(jì)出采用多閾值電壓配置的新型P型多米諾與門,Pclk晶體管采用低閾值電壓以給予電路充足的時(shí)序余量,同時(shí)少量提高上拉網(wǎng)絡(luò)的閾值電壓即可補(bǔ)償Pclk晶體管閾值電壓降低所帶來的容噪能力下降和功耗增加。仿真結(jié)果表明本文所提出的多閡值電壓配置的新型P型多米諾與門在10年NBTI效應(yīng)老化周期之后在保障容噪能力的前提下,功耗降低0.916%,同時(shí)具有0.828%的時(shí)序余量,有效保障了電路的正常使用。不同于P型多米諾電路因輸入網(wǎng)絡(luò)閾值電壓提升會(huì)增大電路的噪聲容限,N型多米諾電路反而會(huì)因保持器的老化造成電路容噪能力的下降。傳統(tǒng)的雙閾值電壓設(shè)計(jì)僅僅通過降低關(guān)鍵路徑上的晶體管閾值電壓會(huì)導(dǎo)致電路的容噪能力下降。本文針對(duì)N型多米諾或門單元電路NBTI老化仿真表明,保持管以及反相器PMOS保持同樣的閾值電壓可以保證電路容噪能力不變,保持管閾值電壓改變對(duì)電路時(shí)延性能影響很小而后者對(duì)時(shí)延性能影響較大。本文基于上述結(jié)論提出新型雙閾值電壓N型多米諾或門設(shè)計(jì),反相器PMOS采用低閾值電壓以給予電路充足的時(shí)序余量,同時(shí)PMOS保持管保持相同的低閾值電壓即可補(bǔ)償反相器PMOS閾值電壓降低所帶來的容噪能力下降而不會(huì)過多的增加時(shí)延以及功耗開銷。實(shí)驗(yàn)表明本文所提出的新型雙閾值電壓N型多米諾或門在10年NBTI效應(yīng)老化周期之后在保證容噪能力以及功耗開銷性能之外還具有0.358%的時(shí)序余量,有效保障了電路的有效使用,表明了本文提出的雙閾值電壓N型多米諾或門的有效性。
【關(guān)鍵詞】：負(fù)偏置溫度不穩(wěn)定性 時(shí)延 多閾值電壓 時(shí)序余量 多米諾電路
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN432
【目錄】：

• 致謝7-8
• 摘要8-9
• abstract9-14
• 第一章 緒論14-26
• 1.1 課題研究背景14-21
• 1.1.1 集成電路可靠性及老化效應(yīng)14-19
• 1.1.2 多米諾電路及其老化19-21
• 1.2 國內(nèi)外研究現(xiàn)狀21-24
• 1.2.1 NBTI補(bǔ)償技術(shù)21-22
• 1.2.2 NBTI緩解技術(shù)22-23
• 1.2.3 多米諾電路研究23-24
• 1.3 本文的主要工作24-25
• 1.4 論文的組織25-26
• 第二章 研究工作基礎(chǔ)26-37
• 2.1 NBTI效應(yīng)及建模26-30
• 2.1.1 NBTI效應(yīng)26-28
• 2.1.2 NBTI效應(yīng)的建模28-30
• 2.2 多米諾電路30-33
• 2.2.1 動(dòng)態(tài)門30-32
• 2.2.2 多米諾電路及其性能32-33
• 2.3 Hspice仿真工具33-36
• 2.3.1 HSPICE仿真的基本框架33-34
• 2.3.2 MOSRA模型力量介紹34-36
• 2.4 本章小結(jié)36-37
• 第三章 P型多米諾與門NBTI老化分析與防護(hù)37-48
• 3.1 研究動(dòng)機(jī)37
• 3.2 P型多米諾與門工作原理37-39
• 3.3 NBTI對(duì)P型多米諾與門性能影響39-44
• 3.4 P型多米諾與門容老化設(shè)計(jì)44-47
• 3.5 本章小結(jié)47-48
• 第四章 N型多米諾或門NBTI老化分析與防護(hù)48-56
• 4.1 研究動(dòng)機(jī)48-49
• 4.2 N型多米諾或門工作原理49-50
• 4.3 NBTI對(duì)N型多米諾或門性能影響50-53
• 4.4 N型多米諾或門容老化設(shè)計(jì)及實(shí)驗(yàn)結(jié)果53-55
• 4.5 本章小結(jié)55-56
• 第五章 結(jié)論與展望56-58
• 5.1 研究工作總結(jié)56-57
• 5.2 未來工作展望57-58
• 參考文獻(xiàn)58-62
• 攻讀碩士期間的學(xué)術(shù)活動(dòng)及成果情況62

  本文關(guān)鍵詞：32nm CMOS多米諾單元電路NBTI老化分析與防護(hù)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：291558