本文關(guān)鍵詞：基于FPGA的時(shí)鐘相移TDC設(shè)計(jì)與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：時(shí)間間隔測(cè)量向來是一項(xiàng)至關(guān)重要的研究課題,不論在高精尖的科學(xué)基礎(chǔ)研究領(lǐng)域還是一些應(yīng)用研究、國防建設(shè)中,時(shí)間間隔測(cè)量都被視為一種極其可靠的識(shí)別與檢測(cè)方式之一。時(shí)間間隔測(cè)量主要依靠時(shí)間數(shù)字轉(zhuǎn)換器TDC(Time to Digital Converter)技術(shù)實(shí)現(xiàn)。相比國外微電子技術(shù),我國在專用集成電路(ASIC)和可編程邏輯器件如現(xiàn)場(chǎng)可編程門陣列(FPGA)等技術(shù)相差較遠(yuǎn),技術(shù)發(fā)展還不太成熟。目前國內(nèi)大多數(shù)TDC系統(tǒng)設(shè)計(jì)基本依靠FPGA平臺(tái)實(shí)現(xiàn),以犧牲資源為代價(jià)獲取皮秒級(jí)高精度,資源占用和成本較高。因此資源占用少、成本低的高性能TDC技術(shù)具有重要的研究意義。本文從模擬式和數(shù)字式時(shí)間間隔測(cè)量電路結(jié)構(gòu)與實(shí)現(xiàn)方法分別進(jìn)行了介紹與分析,并深入研究了在FPGA上TDC采用多相位時(shí)鐘采樣法的電路設(shè)計(jì)與實(shí)現(xiàn),該方案不需要構(gòu)造出占用大量資源的延遲鏈結(jié)構(gòu),僅需生成具有固定相移的多路時(shí)鐘信號(hào),電路系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、資源占用少且易于實(shí)現(xiàn),并具有良好的穩(wěn)定性。硬件實(shí)現(xiàn)平臺(tái)為Xilinx公司生產(chǎn)Virtex-5 ML507開發(fā)套件,設(shè)計(jì)主要包含5個(gè)模塊:時(shí)鐘生成單元、粗計(jì)數(shù)單元、細(xì)計(jì)數(shù)單元、存儲(chǔ)單元與數(shù)據(jù)傳輸單元,并在ISE 14.7軟件開發(fā)環(huán)境下結(jié)合Modelsim通過VHDL語言對(duì)模塊軟件實(shí)現(xiàn)與仿真。多相位時(shí)鐘采樣法TDC最后通過搭建的測(cè)試平臺(tái)驗(yàn)證其性能,經(jīng)過多次測(cè)試,數(shù)據(jù)結(jié)果表明該TDC時(shí)間間隔測(cè)量分辨率達(dá)到156ps,精度高于66ps,微分非線性誤差小于0.3LSB,積分非線性誤差小于0.6LSB,Slice寄存器與查找表及存儲(chǔ)資源占用都低于2%。整體電路測(cè)量分辨率和穩(wěn)定性高,系統(tǒng)資源消耗少,具有良好的實(shí)用價(jià)值與應(yīng)用前景。
【關(guān)鍵詞】：時(shí)間數(shù)字轉(zhuǎn)換器 現(xiàn)場(chǎng)可編程門陣列 多相位時(shí)鐘采樣 資源消耗
【學(xué)位授予單位】：重慶郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN791;TM935.15
【目錄】：

• 摘要3-4
• Abstract4-10
• 注釋表10-11
• 第1章 緒論11-17
• 1.1 研究背景及意義11-12
• 1.2 國內(nèi)外研究現(xiàn)狀12-15
• 1.3 論文主要工作和章節(jié)安排15-17
• 1.3.1 論文主要工作15
• 1.3.2 論文章節(jié)安排15-17
• 第2章 時(shí)間間隔測(cè)量基本原理17-32
• 2.0 TDC基本原理17-19
• 2.1 模擬式時(shí)間數(shù)字轉(zhuǎn)換器19-21
• 2.1.1 時(shí)間擴(kuò)展法19-20
• 2.1.2 時(shí)間-幅度轉(zhuǎn)換法20-21
• 2.2 數(shù)字式時(shí)間數(shù)字轉(zhuǎn)換器21-31
• 2.2.1 游標(biāo)法21-22
• 2.2.2 抽頭延遲線法22-25
• 2.2.3 差分延遲線法25-26
• 2.2.4 脈沖收縮延遲線法26-28
• 2.2.5 多相位時(shí)鐘采樣法28-31
• 2.3 本章小結(jié)31-32
• 第3章 基于FPGA的時(shí)間數(shù)字轉(zhuǎn)換器電路設(shè)計(jì)32-59
• 3.1 可編程邏輯器件簡(jiǎn)述32-35
• 3.2 Virtex-5 ML50735-37
• 3.3 TDC系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)37-58
• 3.3.1 TDC系統(tǒng)結(jié)構(gòu)方案設(shè)計(jì)37-40
• 3.3.2 時(shí)鐘生成單元40-43
• 3.3.3 粗計(jì)數(shù)單元43
• 3.3.4 細(xì)計(jì)數(shù)單元43-52
• 3.3.5 數(shù)據(jù)處理與存儲(chǔ)單元52-55
• 3.3.6 時(shí)序約束與布局布線55-58
• 3.4 本章小結(jié)58-59
• 第4章 TDC電路測(cè)試與分析59-70
• 4.1 性能參數(shù)指標(biāo)59-63
• 4.1.1 分辨率(LSB)59
• 4.1.2 測(cè)量范圍(MR)59-60
• 4.1.3 死區(qū)時(shí)間(DT)60
• 4.1.4 非線性(NL)60-62
• 4.1.5 測(cè)量精度(RMS)62-63
• 4.2 測(cè)試與參數(shù)提取63-69
• 4.2.1 環(huán)形自激振蕩器64-65
• 4.2.2 串口數(shù)據(jù)傳輸65-66
• 4.2.3 系統(tǒng)非線性測(cè)試66-67
• 4.2.4 時(shí)間測(cè)量精度測(cè)試67-69
• 4.3 本章小結(jié)69-70
• 第5章 總結(jié)與展望70-72
• 5.1 總結(jié)70-71
• 5.2 展望71-72
• 參考文獻(xiàn)72-76
• 致謝76-77
• 攻讀碩士學(xué)位期間從事的科研工作及取得的成果77

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前4條

1 岱欽;毛有明;吳凱旋;吳杰;李業(yè)秋;;脈沖激光測(cè)距中高速精密時(shí)間間隔測(cè)量研究[J];液晶與顯示;2015年01期

2 于宗光;黃偉;;中國集成電路設(shè)計(jì)產(chǎn)業(yè)的發(fā)展趨勢(shì)[J];半導(dǎo)體技術(shù);2014年10期

3 潘繼飛;姜秋喜;畢大平;;模擬內(nèi)插法及其測(cè)量誤差分析[J];電光與控制;2007年01期

4 安琪;;粒子物理實(shí)驗(yàn)中的精密時(shí)間間隔測(cè)量[J];核技術(shù);2006年06期

  本文關(guān)鍵詞：基于FPGA的時(shí)鐘相移TDC設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：291036