基于TSMC 0.18μm CMOS工藝,采用兩級(jí)級(jí)聯(lián)的折疊內(nèi)插結(jié)構(gòu),設(shè)計(jì)了一種8位1GS/s折疊內(nèi)插A/D轉(zhuǎn)換器。在預(yù)放大器陣列輸出端引入失調(diào)平均網(wǎng)絡(luò),優(yōu)化了預(yù)放大器陣列的輸入對(duì)管尺寸,以補(bǔ)償邊界預(yù)放大器的增益衰減。在折疊電路中引入幅度補(bǔ)償電路,以增加較小的電路功耗為代價(jià)改善了電路的帶寬限制,提高了增益及輸出線性范圍。分析了內(nèi)插平均電阻網(wǎng)路中的高倍內(nèi)插誤差,通過優(yōu)化內(nèi)插電阻值,實(shí)現(xiàn)了內(nèi)插輸出失調(diào)的減小,保證了系統(tǒng)良好的精度特性。仿真結(jié)果表明,在采樣率為1GS/s、輸入正弦波頻率為465.82 MHz的條件下,該8位折疊內(nèi)插A/D轉(zhuǎn)換器的有效位數(shù)能夠達(dá)到7.31位,功耗為290mW。 

【文章來源】：微電子學(xué). 2017年03期 第304-308頁 北大核心

【文章頁數(shù)】：5 頁

【部分圖文】：

圖３預(yù)放大器的輸出波形圖預(yù)放大器陣列的輸出信號(hào)是通過后級(jí)的內(nèi)插電

鄧紅輝等：一種８位１ＧＳ／ｓ折疊內(nèi)插Ａ／Ｄ轉(zhuǎn)換器２０１７年失調(diào)的基礎(chǔ)上，以中間預(yù)放大器為基準(zhǔn)，逐個(gè)遞增預(yù)放大器陣列的輸入對(duì)管尺寸，來補(bǔ)償邊界預(yù)放大器的增益衰減，從而減小了預(yù)放大器陣列的增益誤差，解決了后級(jí)增益誤差引起的過零點(diǎn)偏移問題。圖４預(yù)放大器增益隨Ｖｒｅｆ－Ｖｃｍ的變化曲線２．２折疊電路級(jí)聯(lián)折疊的使用緩解了折疊電路實(shí)現(xiàn)高速Ａ／Ｄ轉(zhuǎn)換器時(shí)的帶寬限制，同時(shí)，減小了多個(gè)差分對(duì)并聯(lián)帶來的失配誤差。折疊電路將多個(gè)過零點(diǎn)信息整合到同一條折疊曲線中，從而減小了整個(gè)電路的比較器數(shù)目。折疊電路的結(jié)構(gòu)如圖５所示，電路的折疊系數(shù)為３。三個(gè)并聯(lián)的差分對(duì)正負(fù)交叉連接到負(fù)載電阻輸出端。在折疊電路工作過程中，有且只有一對(duì)差分對(duì)工作在線性區(qū)，其余兩個(gè)差分對(duì)的輸入正好為最大值或最小值，兩者在輸出端互相抵消。（ａ）折疊電路（ｂ）幅度補(bǔ)償電路圖５折疊電路結(jié)構(gòu)框圖為了達(dá)到良好的電路性能，需要兩個(gè)相鄰過零點(diǎn)的間隔ΔＶｒｅｆ大于每個(gè)差分對(duì)的線性范圍ΔＶ。折疊電路過零點(diǎn)漂移曲線如圖６所示。圖６折疊電路過零點(diǎn)漂移曲線從圖６可知，若ΔＶ＞ΔＶｒｅｆ，即輸入線性范圍過大時(shí)，一個(gè)差分對(duì)處于線性區(qū)，其他并聯(lián)的差分對(duì)也處于線性范圍，這會(huì)影響處于線性區(qū)的差分對(duì)的過零點(diǎn)位置。所以，需要對(duì)前級(jí)放大器的輸出線性范圍和增益特性進(jìn)行折中，使得相鄰過零點(diǎn)之間不相互影響。折疊電路的一個(gè)設(shè)計(jì)關(guān)鍵點(diǎn)是輸入為高頻時(shí)因帶寬限制引起的輸出信號(hào)擺幅的降低［２］。為了保證電路在高頻條件下的良好性能，對(duì)后級(jí)的比較器電路有更高

基礎(chǔ)上，以中間預(yù)放大器為基準(zhǔn)，逐個(gè)遞增預(yù)放大器陣列的輸入對(duì)管尺寸，來補(bǔ)償邊界預(yù)放大器的增益衰減，從而減小了預(yù)放大器陣列的增益誤差，解決了后級(jí)增益誤差引起的過零點(diǎn)偏移問題。圖４預(yù)放大器增益隨Ｖｒｅｆ－Ｖｃｍ的變化曲線２．２折疊電路級(jí)聯(lián)折疊的使用緩解了折疊電路實(shí)現(xiàn)高速Ａ／Ｄ轉(zhuǎn)換器時(shí)的帶寬限制，同時(shí)，減小了多個(gè)差分對(duì)并聯(lián)帶來的失配誤差。折疊電路將多個(gè)過零點(diǎn)信息整合到同一條折疊曲線中，從而減小了整個(gè)電路的比較器數(shù)目。折疊電路的結(jié)構(gòu)如圖５所示，電路的折疊系數(shù)為３。三個(gè)并聯(lián)的差分對(duì)正負(fù)交叉連接到負(fù)載電阻輸出端。在折疊電路工作過程中，有且只有一對(duì)差分對(duì)工作在線性區(qū)，其余兩個(gè)差分對(duì)的輸入正好為最大值或最小值，兩者在輸出端互相抵消。（ａ）折疊電路（ｂ）幅度補(bǔ)償電路圖５折疊電路結(jié)構(gòu)框圖為了達(dá)到良好的電路性能，需要兩個(gè)相鄰過零點(diǎn)的間隔ΔＶｒｅｆ大于每個(gè)差分對(duì)的線性范圍ΔＶ。折疊電路過零點(diǎn)漂移曲線如圖６所示。圖６折疊電路過零點(diǎn)漂移曲線從圖６可知，若ΔＶ＞ΔＶｒｅｆ，即輸入線性范圍過大時(shí)，一個(gè)差分對(duì)處于線性區(qū)，其他并聯(lián)的差分對(duì)也處于線性范圍，這會(huì)影響處于線性區(qū)的差分對(duì)的過零點(diǎn)位置。所以，需要對(duì)前級(jí)放大器的輸出線性范圍和增益特性進(jìn)行折中，使得相鄰過零點(diǎn)之間不相互影響。折疊電路的一個(gè)設(shè)計(jì)關(guān)鍵點(diǎn)是輸入為高頻時(shí)因帶寬限制引起的輸出信號(hào)擺幅的降低［２］。為了保證電路在高頻條件下的良好性能，對(duì)后級(jí)的比較器電路有更高的要求，因此增加了電路的設(shè)計(jì)復(fù)雜度，從而增加了整個(gè)系統(tǒng)的功耗。與第二級(jí)８個(gè)折疊器輸

【參考文獻(xiàn)】：
期刊論文
[1]12位800 MS/s ADC設(shè)計(jì)[J]. 張正平,徐驊,王永祿,馬莉,楊世福.  微電子學(xué). 2014(05)
[2]折疊內(nèi)插A/D轉(zhuǎn)換器中分布式T/H電路的建模分析[J]. 姚炳昆,林儷,李寧,葉凡,徐俊,任俊彥.  微電子學(xué). 2007(02)

碩士論文
[1]8位高速折疊內(nèi)插A/D轉(zhuǎn)換器的設(shè)計(jì)[D]. 易生濤.西安電子科技大學(xué) 2010



本文編號(hào)：2901824