提出了一種針對高速中精度模數(shù)轉(zhuǎn)換器的增益數(shù)模單元電路優(yōu)化設(shè)計,滿足8位80MS/s流水線模數(shù)轉(zhuǎn)換器的要求.通過優(yōu)化設(shè)計一種改進(jìn)傳輸門開關(guān),提高了增益數(shù)模單元電路的線性度;針對高增益兩級寬帶運算放大器,提出了一種寬帶運算放大器優(yōu)化設(shè)計方法,能有效地優(yōu)化運算放大器的建立時間和功耗;優(yōu)化設(shè)計了一種高速低功耗動態(tài)比較器,在提高速度方面具有優(yōu)勢.基于0.18μm 1.8V CMOS工藝完成了增益數(shù)模單元及8位80MS/s流水線模數(shù)轉(zhuǎn)換器的流片驗證,測試結(jié)果表明,在80MHz采樣頻率下,輸入信號頻率為35MHz時,模數(shù)轉(zhuǎn)換器的信號噪聲失調(diào)比為48.9dB,有效位數(shù)為7.83位. 

【文章來源】：西安電子科技大學(xué)學(xué)報. 2016年01期 第162-166+172頁 北大核心

【文章頁數(shù)】：6 頁

【參考文獻(xiàn)】：
期刊論文
[1]A high speed low power low offset dynamic comparator used in SHA-less pipelined ADC[J]. 劉術(shù)彬,朱樟明,楊銀堂,劉簾曦.  Journal of Semiconductors. 2014(05)
[2]256MHz采樣71dB動態(tài)范圍連續(xù)時間ΣΔADC設(shè)計[J]. 楊銀堂,袁俊,張釗鋒.  西安電子科技大學(xué)學(xué)報. 2015(01)
[3]一種用于14位1.28MS/sΣΔADC的數(shù)字抽取濾波器設(shè)計[J]. 楊銀堂,李迪,石立春.  西安電子科技大學(xué)學(xué)報. 2010(02)



本文編號：2900439