本文關(guān)鍵詞：基于180nm工藝的30MHz晶體振蕩器IO接口電路的設(shè)計(jì)與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：晶體振蕩器自上世紀(jì)20年代問(wèn)世以來(lái),其理論研究與制造水平都得到了飛速發(fā)展,各項(xiàng)性能指標(biāo)顯著提升。作為一種時(shí)鐘頻率源,與其他類型的振蕩器相比,晶體振蕩器以其優(yōu)異的Q值、頻率精度、穩(wěn)定度等,廣泛應(yīng)用于軍工以及民用消費(fèi)電子領(lǐng)域。而在集成電路領(lǐng)域,為了使晶振頻率信號(hào)有效、合理地傳輸至芯片核心,IO接口集成電路的作用至關(guān)重要。本文基于SMIC 180nm工藝,30MHz晶體振蕩器,5V IO電壓,3.3V CORE電壓,-40℃~125℃工作溫度范圍,針對(duì)高穩(wěn)定性、低功耗、多檔位等方面的要求,研究并改進(jìn)了傳統(tǒng)皮爾斯振蕩器電路,設(shè)計(jì)了一款晶體振蕩器IO接口集成電路,并進(jìn)行了流片驗(yàn)證。研究中涉及的主要電路包括基本放大器電路、接收器電路、驅(qū)動(dòng)電流控制電路、ESD保護(hù)電路、反饋電阻與匹配電容等,通過(guò)功能仿真、增益仿真、起振仿真、靜態(tài)電流仿真和DC仿真等驗(yàn)證了所設(shè)計(jì)的晶振IO電路具有良好特性。在此基礎(chǔ)上,進(jìn)行了電路的版圖設(shè)計(jì)和實(shí)現(xiàn),覆蓋測(cè)試、特性測(cè)試和ESD測(cè)試等測(cè)試表明,接收端振蕩頻率在30M±100KHz范圍內(nèi),靜態(tài)電流功耗小于3mA,起振啟動(dòng)時(shí)間小于1ms,輸出占空比在50%±5%范圍內(nèi),能夠支持四檔驅(qū)動(dòng)電流,電路性能符合設(shè)計(jì)指標(biāo)要求。
【關(guān)鍵詞】：晶體振蕩器 IO接口 集成電路
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN752
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 符號(hào)對(duì)照表10-11
• 縮略語(yǔ)對(duì)照表11-15
• 第一章 緒論15-19
• 1.1 研究背景15
• 1.2 國(guó)內(nèi)外研究與發(fā)展現(xiàn)狀15-16
• 1.3 論文研究?jī)?nèi)容與結(jié)構(gòu)安排16-19
• 第二章 相關(guān)理論與原理19-25
• 2.1 晶體振蕩器相關(guān)理論19-22
• 2.1.1 石英諧振器的主要特性19-21
• 2.1.2 晶振基本工作原理與分類21-22
• 2.2 集成電路接口相關(guān)理論22-23
• 2.2.1 通用IO工作原理22-23
• 2.2.2 集成電路接口的分類23
• 2.3 本章小結(jié)23-25
• 第三章 晶體振蕩器IO接口電路設(shè)計(jì)25-45
• 3.1 電路概述25-29
• 3.1.1 電路設(shè)計(jì)流程25-27
• 3.1.2 電路設(shè)計(jì)指標(biāo)27
• 3.1.3 電路系統(tǒng)結(jié)構(gòu)圖27-29
• 3.2 匹配電容的設(shè)計(jì)29-30
• 3.3 基本放大電路設(shè)計(jì)30-31
• 3.4 使能控制電路的設(shè)計(jì)31-33
• 3.5 接收器設(shè)計(jì)33-35
• 3.5.1 電平轉(zhuǎn)換電路設(shè)計(jì)33-35
• 3.5.2 緩沖電路的設(shè)計(jì)35
• 3.6 驅(qū)動(dòng)電流控制電路設(shè)計(jì)35-37
• 3.7 反饋電阻設(shè)計(jì)37-39
• 3.8 ESD保護(hù)電路設(shè)計(jì)39-42
• 3.9 本章小結(jié)42-45
• 第四章 電路仿真45-59
• 4.1 仿真概述45
• 4.2 功能仿真45-48
• 4.3 增益仿真48-51
• 4.4 起振仿真51-53
• 4.5 靜態(tài)電流仿真53-55
• 4.6 DC仿真55-57
• 4.7 本章小結(jié)57-59
• 第五章 版圖設(shè)計(jì)59-63
• 5.1 版圖知識(shí)介紹59-60
• 5.2 實(shí)際版圖設(shè)計(jì)60-63
• 第六章 電路測(cè)試結(jié)果與分析63-69
• 6.1 電路測(cè)試的基本信息63-64
• 6.2 覆蓋測(cè)試結(jié)果64
• 6.3 特性測(cè)試結(jié)果64-67
• 6.4 ESD測(cè)試結(jié)果67
• 6.5 本章小結(jié)67-69
• 第七章 總結(jié)與展望69-71
• 參考文獻(xiàn)71-73
• 致謝73-75
• 作者簡(jiǎn)介75-76

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 ;晶體振蕩器分類[J];今日電子;2007年03期

2 ;高性能單頻和雙頻晶體振蕩器模塊[J];今日電子;2008年08期

3 ;可調(diào)晶體振蕩器[J];郵電技術(shù)資料;1974年Z1期

4 Harold W.Jackson;楊易e

本文編號(hào)：289898