隨著當(dāng)今通信技術(shù)和片上系統(tǒng)（SoC）技術(shù)的發(fā)展,對(duì)ADC的要求也越來(lái)越高。一方面,這些應(yīng)用不僅要求ADC具有較高的速度和精度,同時(shí)還得具有良好的靜態(tài)和動(dòng)態(tài)性能。另一方面,為了降低成本,SoC應(yīng)用對(duì)ADC小面積和低功耗的要求也越來(lái)越高。另外,SoC應(yīng)用也要求其系統(tǒng)中各個(gè)模塊易于集成,便于IP化,這就要求其中的ADC需要采用與數(shù)字電路兼容的標(biāo)準(zhǔn)工藝實(shí)現(xiàn),同時(shí)具有較少的端口,通用性好。在各種ADC算法中,由于流水線ADC能實(shí)現(xiàn)精度、速度、功耗的良好折中,而CMOS工藝能提供性能優(yōu)越的開(kāi)關(guān)器件,故開(kāi)關(guān)電容電路被很好的應(yīng)用在了流水線ADC中。通常分辨率10位以上的流水線ADC都需要借助校準(zhǔn)保證精度。校準(zhǔn)可以降低ADC中開(kāi)關(guān)、運(yùn)放、傳統(tǒng)流水線結(jié)構(gòu)等引入的非線性,但會(huì)占用一定的芯片面積和產(chǎn)生一定的功耗。為了減小面積和節(jié)約成本,并且使ADC的功能具有通用性,包含校準(zhǔn)電路的ADC不適合于SoC應(yīng)用。所以,研究無(wú)校準(zhǔn)的低功耗流水線ADC的設(shè)計(jì)對(duì)于SoC的應(yīng)用是很有必要的。論文的研究?jī)?nèi)容主要包括ADC的高線性度和低功耗設(shè)計(jì)兩個(gè)方面,其次是針對(duì)本文ADC的重要單元模塊的設(shè)計(jì)實(shí)現(xiàn):1.在提高線性度方面,論述了A... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：151 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

并行ADC結(jié)構(gòu)

AR）ADC 的結(jié)構(gòu)如圖 2-2 所示，它由采樣保持電C）和控制邏輯組成[8,9]。控制邏輯包含移位寄存器理如下：控制邏輯將 DAC 輸入設(shè)置在中間電位 DAC 輸出一個(gè)中間的模擬電平，該電平與采樣的。根據(jù)比較器的輸出，DAC 輸出要么不變，要么置為 1（“X100”），DAC 輸出又相應(yīng)的被更新，逐不變。該過(guò)程將反復(fù)進(jìn)行直到 ADC 輸出達(dá)到需要點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，所占的芯片面積小。但是，在每個(gè)轉(zhuǎn)換速率較低。

Σ調(diào)制器結(jié)構(gòu)


本文編號(hào)：2898616