DVS-MVI多核SOC憑借低功耗、高性能等優(yōu)點,受到航空、航天、消費電子等領(lǐng)域廣泛的關(guān)注。但隨著集成電路制造技術(shù)迅速發(fā)展,DVS-MVI多核SOC的測試技術(shù)面臨重大挑戰(zhàn):一方面,隨著系統(tǒng)規(guī)模不斷增加,系統(tǒng)測試時間不斷增加;另一方面,DVS和MVI低功耗技術(shù)的引入,系統(tǒng)測試必須引入額外的多電壓重復(fù)測試、狀態(tài)維持測試等任務(wù)來確保高故障覆蓋率,導(dǎo)致測試時間及成本迅速增加,嚴(yán)重影響系統(tǒng)生產(chǎn)周期。因此,研究縮短DVS-MVI多核SOC測試時間的優(yōu)化方法就變得十分有意義。本文針對DVS-MVI多核SOC的測試時間優(yōu)化問題,分別從IP核掃描鏈封裝、IP核測試結(jié)構(gòu)和系統(tǒng)級測試調(diào)度算法等三個方面展開優(yōu)化研究:（1）針對IP核掃描鏈平衡封裝問題,本文提出一種基于“基準(zhǔn)量+裕量”拆分重組的掃描鏈平衡算法（IFSR）,主要思想是:根據(jù)IP核掃描鏈長度選取一個合適基準(zhǔn)塊作為標(biāo)尺的基本單位,對各內(nèi)掃描鏈長度進(jìn)行測量,拆分內(nèi)掃描鏈的基準(zhǔn)量和裕量,再通過“近似封裝”、“重組”兩階段優(yōu)化確定IP核的平衡封裝結(jié)果。ITC’02標(biāo)準(zhǔn)測試集實驗表明:相比于BFD、MVAL、TAD（ADJ）算法,本方法獲得了更均衡封裝結(jié)果,... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：88 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 課題背景及目的和意義
        1.1.1 課題背景
        1.1.2 課題目標(biāo)及意義
    1.2 可測性設(shè)計技術(shù)
        1.2.1 模塊化測試結(jié)構(gòu)
        1.2.2 IEEE1500測試封裝設(shè)計
        1.2.3 掃描路徑法
    1.3 測試優(yōu)化技術(shù)及其研究現(xiàn)狀
        1.3.1 DVS-MVI多核SOC測試挑戰(zhàn)
        1.3.2 IP核級測試優(yōu)化技術(shù)
        1.3.3 系統(tǒng)級測試優(yōu)化技術(shù)
    1.4 本文主要研究內(nèi)容及結(jié)構(gòu)
第2章 IP核掃描鏈封裝的優(yōu)化設(shè)計
    2.1 引言
    2.2 IP核掃描鏈平衡封裝算法概述
        2.2.1 一次分配算法
        2.2.2 二次分配算法
    2.3 基于“基準(zhǔn)量+裕量”拆分重組的掃描鏈平衡算法
        2.3.1 算法動機
        2.3.2 IFSR算法主要思想
        2.3.3 IFSR算法舉例分析
    2.4 實驗驗證及結(jié)果分析
        2.4.1 ITC’02 標(biāo)準(zhǔn)測試集介紹
        2.4.2 p93791標(biāo)準(zhǔn)電路實驗結(jié)果及分析
        2.4.3 全部標(biāo)準(zhǔn)電路實驗結(jié)果及分析
    2.5 本章小結(jié)
第3章 IP核測試結(jié)構(gòu)的優(yōu)化設(shè)計
    3.1 引言
    3.2 基于IEEE1500封裝的IP核測試時間分析
        3.2.1 基于DVS的IP核測試時間增加來源
        3.2.2 簡單的DVS-MVI多核SOC的例子分析
    3.3 基于“資源復(fù)用”的IP核測試結(jié)構(gòu)設(shè)計
        3.3.1 測試封裝結(jié)構(gòu)設(shè)計
        3.3.2 TAM結(jié)構(gòu)設(shè)計
        3.3.3 IP核工作角色與數(shù)據(jù)流
        3.3.4 功能仿真驗證
    3.4 流水線式測試流程及數(shù)學(xué)模型
        3.4.1 流水線式測試流程
        3.4.2 數(shù)學(xué)模型
    3.5 實驗驗證及結(jié)果分析
    3.6 本章小結(jié)
第4章 系統(tǒng)級測試調(diào)度優(yōu)化算法的研究
    4.1 引言
    4.2 系統(tǒng)級測試調(diào)度問題及差分進(jìn)化算法
        4.2.1 系統(tǒng)級測試調(diào)度問題
        4.2.2 差分進(jìn)化算法
AS）">    4.3 基于多相位交叉操作的差分進(jìn)化算法（JADE-M_AS）
        4.3.1 基于旋轉(zhuǎn)策略的多相位叉操作
        4.3.2 CEC2013測試集實驗驗證
    4.4 基于JADE-MAS求解系統(tǒng)級測試調(diào)度問題
        4.4.1 個體編碼方式及初始化
        4.4.2 適應(yīng)度評價函數(shù)
        4.4.3 算法流程
    4.5 實驗驗證及結(jié)果分析
    4.6 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文及其它成果
致謝



本文編號：2896719