靜電放電(ESD)對集成電路(IC)及電子產品的影響日益不容忽視。隨著Bipolar-CMOS-DMOS(BCD)工藝的快速發(fā)展與高壓IC應用領域的擴大,適用于中低壓IC的傳統(tǒng)ESD防護器件并不能直接移植應用于高壓IC,成為了高壓IC ESD防護領域一個比較棘手的問題。針對高壓IC的工作特點及其ESD防護需求,設計高性能的ESD防護器件,近年來已成為該領域的熱點問題。本文基于高壓IC的制備工藝,研究了高壓ESD防護器件的工作原理;遵循ESD設計規(guī)則,改進了器件結構與優(yōu)化版圖或金屬布線等,設計了具有高維持電壓、抗閂鎖性能的ESD防護器件;同時,利用Sentaurus仿真軟件分析了器件內部的電學特性變化,并結合實際的流片測試,驗證了器件的ESD性能。論文的主要內容歸納如下。首先簡要介紹了ESD模型、失效類型和傳輸線脈沖(TLP)測試方法;概述了計算機輔助工藝設計(TCAD)仿真軟件的應用方法及器件結構、電學特性的仿真流程;研究了二極管、MOS管、可控硅(SCR)和內嵌SCR的橫向擴散金屬氧化物半導體(LDMOS-SCR)器件的ESD防護工作原理,并結合部分器件的3D TCAD仿真研究,初步探討了在ESD應力作用下的器件內部物理機制。其次,基于0.35-μm BCD工藝制備了傳統(tǒng)LDMOS-SCR器件,結合3D TCAD仿真及TLP測試,分析了器件的工作原理及其ESD防護性能。通過在傳統(tǒng)LDMOS-SCR結構中分別設計陽極環(huán)形N+結構和增加陽極端漂移區(qū),制備了兩種具有新型結構的LDMOS-SCR器件。實驗測試結果表明:與傳統(tǒng)LDMOS器件相比,新型陽極環(huán)形N+結構的LDMOS-SCR器件和陽極端含漂移區(qū)的LDMOS-SCR器件的維持電壓可分別從2.75 V增大至8.41 V和16.20 V。此外,通過增加溝道長度以及浮空N+與陽極端N+接觸孔之間的間距,可以持續(xù)提高器件的維持電壓。在傳統(tǒng)LDMOS-SCR的基礎上,為了提高維持電壓及抗閂鎖能力,通過采取增加NBL埋層和嵌入P-Body層等方法,設計了新型LDMOS-SCR器件。受流片周期限制,主要通過TCAD仿真分析了該新器件的工作特性及電學原理,評估了其ESD防護特性。再次,基于0.5-μm BCD工藝,設計了改進型內嵌PMOS雙向SCR器件,3D TCAD仿真及流片測試結果表明:與傳統(tǒng)雙向SCR相比,改進型內嵌PMOS雙向SCR器件不僅具有低觸發(fā)電壓和高維持電壓,而且具有較小的版圖面積,可提高器件單面面積的ESD魯棒性。通過調整塊狀N+與P+的個數(shù),發(fā)現(xiàn)N+/P+的比例越小,改進后器件的維持電壓越高,可增強器件的抗閂鎖能力。該設計方法可為高壓ESD防護器件的設計或改進提供有益的參考。最后,為提高雙向SCR結構的維持電壓,增強其抗閂鎖性,提出了一種內嵌叉指NMOS雙向SCR結構的ESD保護器件。通過分析其等效電路及3D TCAD仿真研究,初步預測了該器件的ESD防護特性。
【學位單位】：江南大學
【學位級別】：碩士
【學位年份】：2018
【中圖分類】：TN386
【部分圖文】：

圖 1-1 IC 失效原因分布圖件、IC 等電子產品生產過程中，通常采取增加空氣濕度服和防靜電手套等措施，增強它們的外圍 ESD 防護能中，上述方法仍不能有效避免 ESD 現(xiàn)象。近 30 年來，D 防護能力，常采用在片上 IC 或電子元器件的外圍增強將 ESD 電流泄放至大地，避免 ESD 損壞電路。制造工藝的不斷發(fā)展，芯片尺寸由微米級向納米級過渡，柵氧化層的厚度越來越薄，電路的工作電壓與柵氧擊

圖 2-2 HBM 靜電放電標準等效電路應的靜電放電工業(yè)標準等效電路如圖 2-2 所示。其中，體的等效電容約為 100 pF。電容充電的過程相當于人相當于人體接觸芯片放電的過程。根據(jù) IEC 制定的標1 所示。表 2-1 HBM 耐壓等級分類等級分類 耐壓值/V等級 1 0~1999等級 2 2000~3999等級 3 4000~15999展，在芯片的制造、封裝、運輸?shù)倪^程中，機器開始個領域[44]。當機器（如機械臂）本身就帶有靜電，在操機器上的靜電便傳遞到芯片上，通過部分管腳泄放。M

相當于人體接觸芯片放電的過程。根據(jù) IEC 制定的標準2-1 所示。表 2-1 HBM 耐壓等級分類等級分類 耐壓值/V等級 1 0~1999等級 2 2000~3999等級 3 4000~15999發(fā)展，在芯片的制造、封裝、運輸?shù)倪^程中，機器開始個領域[44]。當機器（如機械臂）本身就帶有靜電，在操機器上的靜電便傳遞到芯片上，通過部分管腳泄放。M于機器基本都是金屬制造的，因此機器的等效電阻為 0 HBM 相比，MM 的等效電阻幾乎為零，遠比 HBM 小MM 的放電時間更短，電流更大[45]。
【相似文獻】

相關期刊論文 前10條

1 徐斌裕;電花隙防護器件[J];微電子學;1988年06期

2 徐斌裕,張利華;硬限幅防護器件參數(shù)測量方法[J];微電子學;1988年06期

3 周紹文;半導體電磁脈沖防護器件性能測試[J];微電子學與計算機;1989年12期

4 ;產品推薦[J];現(xiàn)代制造;2006年07期

5 ;陶瓷ESD防護器件[J];傳感器世界;2015年07期

6 陳永光;劉進;譚志良;張希軍;李名杰;;基于可控硅整流器的靜電放電防護器件延遲特性[J];高電壓技術;2011年12期

7 孫海濤;聶秋梅;劉巍;胡小文;李笑然;水玲玲;周國富;;基于液晶高分子聚合物的激光防護器件[J];華南師范大學學報(自然科學版);2018年01期

8 王振興;武占成;張希軍;劉進;;典型ESD防護器件失效機理研究[J];半導體技術;2011年12期

9 馬藝珂;梁海蓮;顧曉峰;王鑫;劉湖云;;ESD防護器件中SCR結構開啟速度的優(yōu)化與分析[J];固體電子學研究與進展;2018年02期

10 丁扣寶;黃大海;;一種新的ESD防護器件的多脈沖TLP仿真方法[J];電子學報;2013年05期

相關博士學位論文 前6條

1 梁海蓮;集成電路高壓ESD防護器件的研究[D];江南大學;2014年

2 曾杰;集成電路新型ESD防護器件研究[D];浙江大學;2016年

3 鄢永明;靜電放電及其防護器件研究[D];湖南大學;2016年

4 楊兆年;CMOS工藝靜電保護電路與器件的特性分析和優(yōu)化設計[D];西安電子科技大學;2015年

5 馬飛;先進工藝下集成電路的靜電放電防護設計及其可靠性研究[D];浙江大學;2014年

6 杜曉陽;CMOS射頻集成電路片上ESD防護研究[D];浙江大學;2009年

相關碩士學位論文 前10條

1 王鑫;高維持電壓ESD防護器件設計及抗閂鎖研究[D];江南大學;2018年

2 馬藝珂;集成電路ESD防護器件開啟速度及溫度特性的研究[D];江南大學;2018年

3 張曉敏;電磁脈沖防護器件電氣參數(shù)測試研究[D];東南大學;2017年

4 朱科翰;CMOS集成電路片上靜電放電防護器件的設計與分析[D];江南大學;2008年

5 謝繼;集成電路中ESD防護器件的仿真研究[D];大連理工大學;2010年

6 張聰凌;ESD防護器件的電路級仿真及建模[D];浙江大學;2008年

7 唐保軍;新型ESD防護器件與電路的結構設計及特性分析[D];西安電子科技大學;2010年

8 畢秀文;高壓集成電路的ESD防護器件設計與研究[D];江南大學;2016年

9 柯逸辰;MOS集成電路ESD防護器件的研究[D];江南大學;2013年

10 劉毅;基于BCD工藝的ESD器件性能研究與優(yōu)化[D];電子科技大學;2015年

本文編號：2890199