為了進(jìn)一步提高M(jìn)OSFET的性能,除了引進(jìn)各種新材料與新技術(shù)外,改進(jìn)器件結(jié)構(gòu)也是重要一環(huán)。在改進(jìn)器件結(jié)構(gòu)中,環(huán)柵和肖特基勢壘源/漏結(jié)構(gòu)器件是比較有潛力的兩種備選方案,而將環(huán)柵和肖特基勢壘源/漏結(jié)合起來的環(huán)柵肖特基勢壘MOSFET,同時具備兩種結(jié)構(gòu)的優(yōu)點,是近年來MOSFET領(lǐng)域具有潛力的器件之一。然而由于環(huán)柵肖特基勢壘MOSFET結(jié)構(gòu)和物理機(jī)制的復(fù)雜性,對其理論模型研究較少,往往以仿真和實驗來研究其各種物理特性,理論模型方面匱乏。本文從環(huán)柵肖特基勢壘NMOSFET的結(jié)構(gòu)和物理機(jī)制出發(fā),基于基本的器件物理方程,對閾值電壓、漏致勢壘減薄效應(yīng)、漏源電流、跨導(dǎo)、電容和頻率等物理和電學(xué)特性進(jìn)行了較系統(tǒng)的研究,開展的主要研究工作和所取得的主要成果有:1.對環(huán)柵肖特基勢壘NMOSFET的閾值電壓和漏致勢壘減薄效應(yīng)分別進(jìn)行了研究。在分析器件漏源電流產(chǎn)生的物理機(jī)制基礎(chǔ)上,確認(rèn)源端電子主要以場發(fā)射形式進(jìn)入溝道時為閾值電壓條件。將鏡像力勢壘降低效應(yīng)和小尺寸徑向量子化效應(yīng)視作微擾項引入,利用求解圓柱坐標(biāo)系下的二維泊松方程的方法,獲取了環(huán)柵肖特基勢壘NMOSFET的表面勢分布。將最小表面勢與閾值電壓條件聯(lián)系起來,以此為基礎(chǔ)建立了閾值電壓模型,并將閾值電壓模型的仿真結(jié)果與Sentaurus TCAD仿真結(jié)果進(jìn)行對比,驗證了其合理性。同時,在閾值電壓模型基礎(chǔ)上建立了漏致勢壘減薄效應(yīng)模型。根據(jù)所得結(jié)果,分別分析了處于不同溝道長度下時,溝道長度、電子本征肖特基勢壘高度、漏源電壓、溝道半徑、溝道摻雜濃度與閾值電壓、漏致勢壘減薄效應(yīng)的關(guān)系及其物理機(jī)制,比較了環(huán)柵肖特基勢壘NMOSFET的漏致勢壘減薄效應(yīng)和環(huán)柵摻雜源/漏NMOSFET的漏致勢壘降低效應(yīng),獲得了相應(yīng)的演化規(guī)律。結(jié)果表明,環(huán)柵肖特基勢壘NMOSFET的漏致勢壘減薄效應(yīng)低于環(huán)柵摻雜源/漏NMOSFET的漏致勢壘降低效應(yīng)。2.分別對環(huán)柵肖特基勢壘NMOSFET的漏源電流和跨導(dǎo)進(jìn)行了研究。在第二章2.2.1的分析器件漏源電流構(gòu)成和影響因素以及第三章3.1.2的閾值電壓基礎(chǔ)上,從不同機(jī)制的電流方程和閾值電壓出發(fā),分別建立了基于電流機(jī)制和基于閾值電壓的漏源電流模型。通過采用Sentaurus TCAD進(jìn)行的仿真分析,驗證了基于閾值電壓的漏源電流模型相比基于電流機(jī)制的漏源電流模型有更高的精度。隨后,在基于閾值電壓的漏源電流模型基礎(chǔ)上建立了相應(yīng)的跨導(dǎo)模型。分別分析研究了電子本征肖特基勢壘高度、偏置電壓、溝道長度、溝道半徑、溝道摻雜濃度與漏源電流、跨導(dǎo)的關(guān)系及其物理機(jī)制,其規(guī)律對器件的分析研究有重要價值。同時,將環(huán)柵肖特基勢壘NMOSFET的漏源電流和跨導(dǎo)特性與環(huán)柵摻雜源/漏NMOSFET進(jìn)行了結(jié)果比較。結(jié)果表明,環(huán)柵肖特基勢壘NMOSFET的漏源電流和跨導(dǎo)高于環(huán)柵摻雜源/漏NMOSFET,決定環(huán)柵肖特基勢壘NMOSFET漏源電流和跨導(dǎo)特性的一個重要因素是電子本征肖特基勢壘高度,器件的源/漏應(yīng)選取勢壘高度較低的肖特基結(jié)。3.分別研究了環(huán)柵肖特基勢壘NMOSFET的電容和頻率特性。首先根據(jù)第四章4.2.3中的歸一化反型電荷面密度模型建立了柵總電容和柵漏電容模型,然后結(jié)合跨導(dǎo)模型獲得了截止頻率和最高振蕩頻率模型,并通過Sentaurus TCAD仿真分析,驗證了上述模型的可行性�；陬l率特性的設(shè)計優(yōu)化考慮,分別分析了電子本征肖特基勢壘高度、柵源電壓、漏源電壓、溝道長度、溝道半徑、溝道摻雜濃度對電容和頻率特性的影響及其物理機(jī)制。同時,在相同條件下,分別比較了環(huán)柵肖特基勢壘NMOSFET與環(huán)柵摻雜源/漏NMOSFET的電容和頻率特性。結(jié)果表明,環(huán)柵肖特基勢壘NMOSFET的電容和頻率特性優(yōu)于環(huán)柵摻雜源/漏NMOSFET,電子本征肖特基勢壘高度是提升環(huán)柵肖特基勢壘NMOSFET頻率特性的重要因素。論文工作為環(huán)柵肖特基勢壘NMOSFET的深入研究與分析奠定了理論基礎(chǔ)。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級別】：博士
【學(xué)位年份】：2018
【中圖分類】：TN386
【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 引言
    1.2 新型MOSFET結(jié)構(gòu)
        1.2.1 DSD SG MOSFET研究現(xiàn)狀
        1.2.2 SB MOSFET研究現(xiàn)狀
        1.2.3 SB-SG MOSFET研究現(xiàn)狀
    1.3 本論文主要工作內(nèi)容
第二章 SB-SG NMOSFET基本結(jié)構(gòu)和特性分析
    2.1 DSD SG NMOSFET結(jié)構(gòu)與特性分析
        2.1.1 基本結(jié)構(gòu)與工作原理
        2.1.2 特征長度
        2.1.3 小尺寸量子化效應(yīng)
    2.2 SB NMOSFET結(jié)構(gòu)與特性分析
        2.2.1 基本結(jié)構(gòu)與工作原理
        2.2.2 鏡像力勢壘降低效應(yīng)
        2.2.3 DIBT效應(yīng)
        2.2.4 小尺寸縱向量子化效應(yīng)
        2.2.5 特征長度
    2.3 SB-SG NMOSFET結(jié)構(gòu)與特性分析
        2.3.1 基本結(jié)構(gòu)與工作原理
        2.3.2 特性分析
    2.4 本章小結(jié)
第三章 SB-SG NMOSFET閾值電壓和DIBT模型
    3.1 閾值電壓模型建立
        3.1.1 表面勢
        3.1.2 閾值電壓
    3.2 閾值電壓與模型參數(shù)關(guān)系
        3.2.1 閾值電壓與溝道長度
        3.2.2 閾值電壓與電子本征肖特基勢壘高度
        3.2.3 閾值電壓與漏源電壓
        3.2.4 閾值電壓與溝道半徑
        3.2.5 閾值電壓與溝道摻雜濃度
    3.3 DIBT效應(yīng)模型建立
    3.4 DIBT/L效應(yīng)與模型參數(shù)關(guān)系
        3.4.1 DIBT/L效應(yīng)與電子本征肖特基勢壘高度
        3.4.2 DIBT/L效應(yīng)與溝道長度
        3.4.3 DIBT/L效應(yīng)與漏源電壓
        3.4.4 DIBT/L效應(yīng)與溝道半徑
        3.4.5 DIBT/L效應(yīng)與溝道摻雜濃度
    3.5 本章小結(jié)
第四章 SB-SG NMOSFET漏源電流和跨導(dǎo)模型
    4.1 基于電流機(jī)制的漏源電流模型
    4.2 基于閾值電壓的漏源電流模型
        4.2.1 基于閾值電壓的表面勢
        4.2.2 表面和中心電勢差
        4.2.3 歸一化反型電荷面密度
        4.2.4 電子遷移率模型
        4.2.5 溝道長度調(diào)制
        4.2.6 基于閾值電壓的漏源電流模型
    4.3 漏源電流與模型參數(shù)關(guān)系
        4.3.1 兩種漏源電流模型與Sentaurus TCAD仿真結(jié)果對比
        4.3.2 漏源電流與電子本征肖特基勢壘高度
        4.3.3 漏源電流與偏置電壓
        4.3.4 漏源電流與溝道長度
        4.3.5 漏源電流與溝道半徑
        4.3.6 漏源電流與溝道摻雜濃度
    4.4 跨導(dǎo)模型
    4.5 跨導(dǎo)與模型參數(shù)關(guān)系
        4.5.1 跨導(dǎo)與電子本征肖特基勢壘高度
        4.5.2 跨導(dǎo)與柵源電壓
        4.5.3 跨導(dǎo)與漏源電壓
        4.5.4 跨導(dǎo)與溝道長度
        4.5.5 跨導(dǎo)與溝道半徑
        4.5.6 跨導(dǎo)與溝道摻雜濃度
    4.6 本章小結(jié)
第五章 SB-SG NMOSFET電容和頻率特性模型
GG和C_GD模型'>    5.1 C_GG和C_GD模型
GG和C_GD與模型參數(shù)關(guān)系'>    5.2 C_GG和C_GD與模型參數(shù)關(guān)系
gg和C_gd與電子本征肖特基勢壘高度'>        5.2.1 C_gg和C_gd與電子本征肖特基勢壘高度
gg和C_gd與柵源電壓'>        5.2.2 C_gg和C_gd與柵源電壓
gg和C_gd與漏源電壓'>        5.2.3 C_gg和C_gd與漏源電壓
gg和C_gd與溝道長度'>        5.2.4 C_gg和C_gd與溝道長度
gg和C_gd與溝道半徑'>        5.2.5 C_gg和C_gd與溝道半徑
gg和C_gd與溝道摻雜濃度'>        5.2.6 C_gg和C_gd與溝道摻雜濃度
    5.3 SB-SG NMOSFET與DSD SG NMOSFET柵電容對比
    5.4 頻率特性模型
    5.5 頻率與模型參數(shù)關(guān)系
        5.5.1 頻率與電子本征肖特基勢壘高度
        5.5.2 頻率與柵源電壓
        5.5.3 頻率與漏源電壓
        5.5.4 頻率與溝道長度
        5.5.5 頻率與溝道半徑
        5.5.6 頻率與溝道摻雜濃度
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 論文的主要工作與成果
    6.2 對進(jìn)一步研究工作的考慮
致謝
參考文獻(xiàn)
作者簡介
    1.基本情況
    2.教育背景
    3.攻讀博士學(xué)位期間的研究成果
        3.1 發(fā)表學(xué)術(shù)論文
        3.2 參與科研項目及獲獎

【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 王曉艷;張鶴鳴;王冠宇;宋建軍;秦珊珊;屈江濤;;漏致勢壘降低效應(yīng)對短溝道應(yīng)變硅金屬氧化物半導(dǎo)體場效應(yīng)管閾值電壓的影響[J];物理學(xué)報;2011年02期

2 湯曉燕;張義門;張玉明;;SiC肖特基源漏MOSFET的閾值電壓[J];物理學(xué)報;2009年01期

3 欒蘇珍;劉紅俠;賈仁需;蔡乃瓊;王瑾;;高k柵介質(zhì)對肖特基源漏超薄體SOI MOSFET性能的影響[J];物理學(xué)報;2008年07期

4 王陽元;張興;劉曉彥;康晉鋒;黃如;;32nm及其以下技術(shù)節(jié)點CMOS技術(shù)中的新工藝及新結(jié)構(gòu)器件[J];中國科學(xué)(E輯:信息科學(xué));2008年06期

5 黃如;田豫;周發(fā)龍;王潤聲;王逸群;張興;;適于納米尺度集成電路技術(shù)的雙柵/多柵MOS器件的研究[J];中國科學(xué)(E輯:信息科學(xué));2008年06期

本文編號：2880566