作為各種航天器電子系統(tǒng)的核心,抗輻射集成電路已經(jīng)成為支撐航天器的關(guān)鍵技術(shù)。國(guó)內(nèi)外航天事業(yè)的飛速發(fā)展使得航天器對(duì)其核心器件和電路提出了更高的性能要求和抗輻射指標(biāo)需求。傳統(tǒng)的微米級(jí)制造工藝已不能滿足航天應(yīng)用的需求,基于納米級(jí)的工藝節(jié)點(diǎn)設(shè)計(jì)制造的電路成為目前國(guó)內(nèi)外高處理能力的抗輻射集成電路的主流。伴隨著工藝節(jié)點(diǎn)的縮減,電路節(jié)點(diǎn)電容降低、供電電壓減小、電路運(yùn)行速度提高,這些都增加了集成電路(IC)對(duì)單粒子瞬態(tài)(SET)的敏感性。SET已經(jīng)成為了現(xiàn)代高頻集成電路抗輻射加固的瓶頸問(wèn)題之一。作為分布最廣、運(yùn)行頻率最高的信號(hào),時(shí)鐘信號(hào)在集成電路中占有著舉足輕重的地位。如果該信號(hào)受到輻射粒子的轟擊而發(fā)生改變的話,整個(gè)電路系統(tǒng)都將可能出現(xiàn)異常,甚至是失效。而作為時(shí)鐘信號(hào)的載體,隨著工藝尺寸的不斷縮減,時(shí)鐘分布網(wǎng)絡(luò)(CDN)對(duì)SET的敏感性也在不斷增強(qiáng)。進(jìn)入深亞微米工藝后,CDN對(duì)芯片級(jí)軟錯(cuò)誤率(SER)的影響已經(jīng)非常顯著,尤其是在納米工藝下,如果對(duì)CDN上的SET及其導(dǎo)致的翻轉(zhuǎn)不采取消除措施的話,有可能會(huì)主導(dǎo)整個(gè)芯片的SER。本文主要針對(duì)65納米CMOS集成電路,對(duì)CDN SET敏感性的分析、評(píng)估、測(cè)量以及CDN加固技術(shù)進(jìn)行了深入的研究。主要取得如下幾個(gè)方面的研究成果:(1)提出了一種動(dòng)態(tài)的可對(duì)任意結(jié)構(gòu)的CDN進(jìn)行SET敏感性分析與評(píng)估的方法(DDC-SAEM)。該方法可以對(duì)處于實(shí)際工作狀態(tài)下的IC進(jìn)行CDN SET敏感性的評(píng)估,評(píng)估過(guò)程中SET脈沖的注入位置遍歷CDN上所有節(jié)點(diǎn),SET脈沖注入時(shí)間隨機(jī),注入的SET脈沖的寬度在一定范圍內(nèi)隨機(jī)。因此,該評(píng)估方法可以更加真實(shí)、準(zhǔn)確地反映宇航用集成電路在受到輻射粒子轟擊之后的工作狀態(tài),從而使得評(píng)估結(jié)果更加準(zhǔn)確,有效避免了傳統(tǒng)評(píng)估方法評(píng)估結(jié)果過(guò)于悲觀的現(xiàn)狀。(2)量化研究了時(shí)序器件類(lèi)型對(duì)CDN SET敏感性的影響。時(shí)序器件類(lèi)型不同,其觸發(fā)方式會(huì)有所不同,時(shí)鐘信號(hào)上相同的SET是否會(huì)引發(fā)其產(chǎn)生錯(cuò)誤的數(shù)據(jù)鎖存以及錯(cuò)誤鎖存持續(xù)的時(shí)間也會(huì)有所不同——即時(shí)序器件的類(lèi)型會(huì)對(duì)CDN的SET敏感性產(chǎn)生影響。本文量化地對(duì)比了目前最常用的兩類(lèi)時(shí)序單元D觸發(fā)器(DFF)和D鎖存器(D-Latch)對(duì)CDN SET敏感性的影響。仿真和重離子試驗(yàn)結(jié)果表明:相比于基于D-Latch的設(shè)計(jì),基于DFF設(shè)計(jì)的電路更容易受到CDN上SET的影響以致產(chǎn)生錯(cuò)誤的數(shù)據(jù)鎖存。(3)量化研究了時(shí)鐘頻率對(duì)CDN SET敏感性的影響。隨著電路時(shí)鐘頻率的不斷提高,CDN受到輻射粒子轟擊之后所產(chǎn)生的SET脈沖的寬度與時(shí)鐘信號(hào)寬度之間的差別越來(lái)越小,CDN葉節(jié)點(diǎn)上捕獲到有效SET脈沖并引發(fā)其后續(xù)時(shí)序單元產(chǎn)生錯(cuò)誤鎖存的概率也會(huì)隨之增加。本文在1 MHz–3 GHz的范圍內(nèi)量化地研究了基于DFF的設(shè)計(jì)中時(shí)鐘頻率對(duì)CDN SET敏感性的影響。大量的等量脈沖注入條件下的仿真結(jié)果表明:隨著時(shí)鐘頻率的提高,時(shí)鐘分布網(wǎng)絡(luò)上的SET引發(fā)電路中的時(shí)序單元產(chǎn)生錯(cuò)誤鎖存的概率顯著增加。(4)提出了一種測(cè)量IC中各節(jié)點(diǎn)的相對(duì)SET或單粒子翻轉(zhuǎn)(SEU)敏感性的片上測(cè)量電路(OC-RSTC)。該電路首次實(shí)現(xiàn)了IC中各節(jié)點(diǎn)相對(duì)SET或SEU敏感性的測(cè)量;同時(shí),該測(cè)試電路可以在被測(cè)電路實(shí)際工作情況下對(duì)其進(jìn)行相對(duì)敏感性的測(cè)量,很好地保證了測(cè)量結(jié)果的真實(shí)性和準(zhǔn)確性。根據(jù)測(cè)得的各個(gè)節(jié)點(diǎn)的相對(duì)SET或SEU敏感性信息,并結(jié)合電路不同部分的功能以及所要滿足的抗輻射指標(biāo)等因素,設(shè)計(jì)人員可以更加有針對(duì)性地對(duì)敏感性較高的節(jié)點(diǎn)所在的路徑進(jìn)行加固,從而在較低面積、功耗、性能開(kāi)銷(xiāo)的基礎(chǔ)上實(shí)現(xiàn)IC的高可靠性。(5)提出了一種新型的對(duì)CDN進(jìn)行抗輻射加固的技術(shù)(DIDO-HTCDN)。該加固技術(shù)對(duì)CDN中的時(shí)鐘反相器(緩沖器)進(jìn)行了重新設(shè)計(jì),通過(guò)消除CDN上SET的傳播來(lái)提高CDN的抗輻射能力。采用該技術(shù),我們?cè)?5nm工藝下實(shí)現(xiàn)了一個(gè)示例電路的加固CDN的設(shè)計(jì);作為對(duì)照,同時(shí)實(shí)現(xiàn)了該示例電路的未加固CDN的設(shè)計(jì)。仿真和重離子試驗(yàn)結(jié)果均表明:相比于未加固的CDN,采用該技術(shù)加固之后的CDN的抗輻射性能得到了很大的提升;同時(shí),面積、性能和功耗開(kāi)銷(xiāo)較小。該加固技術(shù)易于實(shí)現(xiàn),且適用于不同拓?fù)浣Y(jié)構(gòu)CDN的抗SET加固。論文最后總結(jié)了全文所做的主要研究工作,闡述了各項(xiàng)工作所取得的主要結(jié)論和成果,并指出了其對(duì)高可靠集成電路設(shè)計(jì)的理論指導(dǎo)意義和實(shí)踐應(yīng)用價(jià)值。同時(shí),對(duì)本文的未盡工作即未來(lái)研究中需要進(jìn)一步完善和深化的相關(guān)研究進(jìn)行了展望。
【學(xué)位單位】：國(guó)防科技大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位年份】：2018
【中圖分類(lèi)】：V443;TN432
【部分圖文】：

運(yùn)行頻率的提高則增加了傳播到存儲(chǔ)單元的 SET 被錯(cuò)誤鎖工藝尺寸的縮減，單顆芯片的集成度也在不斷提高。這將ET的單元數(shù)目[19]，增大芯片總的SET敏感面積和有效SE工藝節(jié)點(diǎn)下，很大一部分可觀測(cè)到的軟錯(cuò)誤都是由 SET究表明，當(dāng)工藝縮減到 0.25 μm 以下，時(shí)鐘頻率超過(guò) 100加固時(shí)序單元的集成電路，SET 將主導(dǎo)與單粒子效應(yīng)相當(dāng)工藝縮減到 100 nm 以下之后，即使不采用加固的時(shí)序?yàn)榭偟能涘e(cuò)誤率的主導(dǎo)因素[11][21]：當(dāng)工藝縮減到 65 nm SET 引發(fā)的軟錯(cuò)誤和存儲(chǔ)單元中 SEU 導(dǎo)致的軟錯(cuò)誤已經(jīng)m 工藝節(jié)點(diǎn)之后，組合邏輯單元中 SET 引發(fā)的軟錯(cuò)誤將致的軟錯(cuò)誤[23]。SET 已經(jīng)成為了現(xiàn)代高頻集成電路抗輻，這對(duì)未來(lái)航天應(yīng)用中 CPU、DSP 以及 SOC 的設(shè)計(jì)都提時(shí)鐘分布網(wǎng)絡(luò)概述

布網(wǎng)絡(luò)部分的可靠性問(wèn)題，則其將成為制約整個(gè)集成電路抗輻射性能的1.1.4 時(shí)鐘分布網(wǎng)絡(luò)中主要的失效模式重離子、質(zhì)子、中子等輻射粒子引發(fā)的單粒子效應(yīng)對(duì)時(shí)鐘分布網(wǎng)絡(luò)的影過(guò)兩種特殊模式的電路失效進(jìn)行：輻射致時(shí)鐘競(jìng)爭(zhēng)（Radiation-Induced）和輻射致時(shí)鐘抖動(dòng)（Radiation-Induced Clock Jitter）。輻射致時(shí)鐘競(jìng)爭(zhēng)（又叫輻射致時(shí)鐘毛刺，Radiation-Induced Clock Glitc鐘節(jié)點(diǎn)上所收集的電荷導(dǎo)致時(shí)鐘跳變到錯(cuò)誤的狀態(tài)，引入一組新的時(shí)鐘沿敏感電路中該現(xiàn)象會(huì)導(dǎo)致數(shù)據(jù)的錯(cuò)誤采樣[36]。絕大部分的時(shí)鐘節(jié)點(diǎn)翻射致時(shí)鐘競(jìng)爭(zhēng)引起的[31][36]。輻射致時(shí)鐘抖動(dòng)則是指時(shí)鐘分布網(wǎng)絡(luò)受到輻射粒子轟擊之后引發(fā)的同元中時(shí)鐘跳變到達(dá)時(shí)間的差異。當(dāng)輻射粒子造成的電荷收集發(fā)生在時(shí)鐘近時(shí)，有可能會(huì)導(dǎo)致時(shí)鐘邊沿偏離其預(yù)期的跳變時(shí)間，從而導(dǎo)致時(shí)鐘抖。輻射致時(shí)鐘抖動(dòng)很有可能導(dǎo)致邊沿敏感器件中的建立時(shí)間或保持時(shí)間，也就是說(shuō)，對(duì)于關(guān)鍵路徑，時(shí)鐘邊沿的偏離會(huì)引發(fā)錯(cuò)誤的鎖存。

國(guó)防科技大學(xué)研究生院博士學(xué)位論文鐘毛刺的出現(xiàn)將會(huì)引入一個(gè)新的時(shí)號(hào)的上升沿發(fā)生左移或右移，即提后續(xù)路徑上的第一個(gè)觸發(fā)器對(duì)輸則導(dǎo)致了后續(xù)路徑上第一個(gè)觸發(fā)滯后采樣的數(shù)據(jù)會(huì)沿著路徑傳播電路輸出端 OUT 的錯(cuò)誤輸出（引生）。1.2 國(guó)內(nèi)外研究現(xiàn)狀與不足絡(luò) SET 敏感性的分析
【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王昌林;李東生;張勇;;一種射頻CMOS低噪聲放大器的設(shè)計(jì)[J];微計(jì)算機(jī)信息;2006年29期

2 宋海文;郝志坤;郝國(guó)法;;一種ROM-LEAST結(jié)構(gòu)直接數(shù)字頻率合成電路[J];電子設(shè)計(jì)應(yīng)用;2008年10期

3 李恩玲,褚蒙,周如培;射頻CMOS混頻器的設(shè)計(jì)[J];微電子學(xué);2005年02期

4 呂潔如;秦會(huì)斌;黃海云;;一種頻率穩(wěn)定的改進(jìn)型CMOS環(huán)形振蕩器[J];機(jī)電工程;2011年02期

5 郝志坤;石寅;袁凌;曹曉東;倪衛(wèi)寧;郝國(guó)法;;一種高壓縮ROM直接數(shù)字頻率合成電路[J];微計(jì)算機(jī)信息;2009年03期

6 賈瓊;孟堅(jiān);;CMOS閂鎖效應(yīng)的研究及其幾種預(yù)防措施[J];電腦知識(shí)與技術(shù);2013年25期

7 宋琦明,陳志恒,李文淵;CMOS放大器的溫度補(bǔ)償偏置[J];微電子技術(shù);2003年06期

8 劉皓;景為平;;一種頻率可調(diào)CMOS環(huán)形振蕩器的分析與設(shè)計(jì)[J];電子器件;2006年04期

9 竇建華;郭銘銘;潘敏;;一種基于襯底偏置技術(shù)的低壓低功耗運(yùn)算放大器設(shè)計(jì)[J];儀表技術(shù);2008年05期

10 胡二虎,汪東旭;一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J];微電子學(xué);2003年03期

相關(guān)博士學(xué)位論文 前1條

1 郝培培;納米CMOS集成電路時(shí)鐘分布網(wǎng)絡(luò)SET敏感性及加固設(shè)計(jì)研究[D];國(guó)防科技大學(xué);2018年

相關(guān)碩士學(xué)位論文 前8條

1 李昕;納米CMOS集成電路抗輻射加固鎖存器設(shè)計(jì)研究[D];合肥工業(yè)大學(xué);2017年

2 尚卿;高速電路及封裝的電熱協(xié)同分析[D];上海交通大學(xué);2013年

3 邱浩然;面向GPS/北斗/TD-LTE-A的多模可重構(gòu)VCO研究[D];北京交通大學(xué);2014年

4 董葉梓;物聯(lián)網(wǎng)和無(wú)線傳感網(wǎng)射頻前端低噪聲放大器的研究與設(shè)計(jì)[D];國(guó)家海洋技術(shù)中心;2013年

5 王靜;CMOS無(wú)線發(fā)射機(jī)射頻前端研究及電路優(yōu)化設(shè)計(jì)[D];北京交通大學(xué);2013年

6 周文婷;數(shù)字CMOS工藝下10位580kSps逐次逼近型模數(shù)轉(zhuǎn)換器設(shè)計(jì)[D];上海交通大學(xué);2007年

7 張小平;CMOS集成電路的抗輻射分析及設(shè)計(jì)[D];西安理工大學(xué);2003年

8 劉慶川;CMOS集成電路抗輻射加固工藝技術(shù)研究[D];哈爾濱理工大學(xué);2007年

本文編號(hào)：2869467