在大數(shù)據(jù)時代的背景下,數(shù)據(jù)傳輸及處理已是一個重中之重的話題。這其中涉及到三個重要點(diǎn):數(shù)據(jù)傳輸速度必須快、數(shù)據(jù)處理方式需要靈活、數(shù)據(jù)傳輸過程需要穩(wěn)定。在傳輸技術(shù)方面,PCIe總線憑借其超高的傳輸功率及良好的抗擾能力已處于行業(yè)的尖端地位。在保證傳輸速度的同時,數(shù)據(jù)的靈活處理和穩(wěn)定交互也顯得尤為重要。本文將PCIe總線技術(shù)結(jié)合到FPGA板卡與計(jì)算機(jī)的交互上,以FPGA板卡處理的靈活性為支撐,同時利用了微軟最新的面向?qū)ο蟮尿?qū)動模型WDF為框架,設(shè)計(jì)并實(shí)現(xiàn)了內(nèi)核模式下的KMDF驅(qū)動和FPGA板卡,以保證數(shù)據(jù)穩(wěn)定、快速地傳輸并處理。本文首先進(jìn)行了PCIe總線協(xié)議的理論研究,根據(jù)協(xié)議設(shè)計(jì)并實(shí)現(xiàn)了FPGA板卡的PCIe接口及相關(guān)模塊。工作主要分為兩個部分:其一是PCIe總線協(xié)議的研究,這里分別從PCIe的三個層次結(jié)構(gòu)對協(xié)議標(biāo)準(zhǔn)進(jìn)行了理論分析,掌握了各個層次數(shù)據(jù)包的格式及作用,同時列舉了PCIe總線通信中常用的信號。其二是根據(jù)PCIe總線協(xié)議設(shè)計(jì)并實(shí)現(xiàn)了FPGA模塊來進(jìn)行數(shù)據(jù)傳遞和數(shù)據(jù)處理。這里的主要工作包含IP核實(shí)現(xiàn)、數(shù)據(jù)輸入模塊實(shí)現(xiàn)、數(shù)據(jù)輸出模塊實(shí)現(xiàn)以及FIFO隊(duì)列模塊的實(shí)現(xiàn)。IP核用于轉(zhuǎn)換PCIe總線信號與FPGA板卡所用的AVALON-ST信號。數(shù)據(jù)的接收與發(fā)送工作分別由數(shù)據(jù)接收模塊及數(shù)據(jù)發(fā)送模塊來完成,其模塊內(nèi)包含轉(zhuǎn)換邏輯,分別用于解析及封裝AVALON信號。除此之外,本文針對FPGA模塊間高耦合性導(dǎo)致的時間冗余設(shè)計(jì)并實(shí)現(xiàn)了FIFO隊(duì)列模塊,其平衡了各模塊間的負(fù)載,有效增加了數(shù)據(jù)的傳輸及處理效率。在驅(qū)動設(shè)計(jì)與實(shí)現(xiàn)方面,本文通過對WDF框架的理論研究同時結(jié)合FPGA板卡的相關(guān)特性設(shè)計(jì)并實(shí)現(xiàn)了內(nèi)核模式下的KMDF驅(qū)動程序。其中主要包含驅(qū)動程序的設(shè)計(jì)與實(shí)現(xiàn)和應(yīng)用程序的設(shè)計(jì)與實(shí)現(xiàn)兩部分工作。在驅(qū)動程序部分,首先編寫了KMDF框架的相關(guān)功能,包含硬件資源分配函數(shù)、I/O回調(diào)處理函數(shù)、中斷處理函數(shù)以及DMA處理函數(shù)等。由于傳統(tǒng)DMA模塊僅采用一塊緩存用于映射上位機(jī)和硬件設(shè)備,這導(dǎo)致了接收數(shù)據(jù)會覆蓋發(fā)送數(shù)據(jù),從而無法驗(yàn)證發(fā)送數(shù)據(jù)并且無法實(shí)現(xiàn)重傳。因此本文采用了兩塊緩存分別映射輸入與輸出兩個空間來進(jìn)行DMA傳輸,增加了容錯率也實(shí)現(xiàn)了重傳機(jī)制。在應(yīng)用程序部分,本文利用內(nèi)核API來與驅(qū)動程序進(jìn)行交流,編寫相關(guān)I/O控制碼的處理函數(shù)來傳輸數(shù)據(jù)和接受數(shù)據(jù),使數(shù)據(jù)能夠直觀展示。在最后的實(shí)驗(yàn)工作中,本文首先進(jìn)行了應(yīng)用程序與驅(qū)動程序間的數(shù)據(jù)傳輸驗(yàn)證,之后進(jìn)行了驅(qū)動程序與FPGA板卡的通信驗(yàn)證,最后將三者結(jié)合并在FPGA板卡上加入簡單計(jì)算邏輯以及FFT數(shù)據(jù)處理模塊進(jìn)行數(shù)據(jù)的傳輸及處理實(shí)驗(yàn)。經(jīng)實(shí)驗(yàn)對比,兩種方式均實(shí)現(xiàn)了數(shù)據(jù)的正確傳輸及處理,達(dá)到了實(shí)驗(yàn)的目的,驗(yàn)證上位機(jī)數(shù)據(jù)通過外設(shè)硬件進(jìn)行數(shù)據(jù)處理的可行性,具有一定的應(yīng)用價值及現(xiàn)實(shí)意義。
【學(xué)位單位】：重慶大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TN919.1;TN791
【部分圖文】：

之后是功能仿真與時序仿真。功能仿真就是對開發(fā)者設(shè)計(jì)好的電通過在仿真軟件中觀察各個仿真結(jié)果，來確定所設(shè)計(jì)的電路是有功能。功能仿真中不會引入具體某個 FPGA 的物理電氣特性僅僅是完成邏輯功能驗(yàn)證。而時序仿真中會考慮到真實(shí)使用的性，它能很大程度的反映出該設(shè)計(jì)在真實(shí)應(yīng)用中的功能特性硬件參數(shù)包含在仿真文件中，所以，時序仿真具有極高的精度計(jì)的實(shí)用性。最后，將仿真之后的 FPGA 程序下載并燒錄之后便可進(jìn)行硬件計(jì)能否在目標(biāo)系統(tǒng)上正常工作，隨后分析測試結(jié)果，進(jìn)而排除發(fā)平臺介紹計(jì)采用的硬件平臺是深圳視颶芯微電子科技有限公司生產(chǎn)的 A該開發(fā)板使用的是 Altera 公司生產(chǎn)的 Cyclone IV 系列芯片，具75CF23C8N，其實(shí)物如圖 4.2 所示

計(jì)中的板卡支持 PCIe X4，在該板卡上，有 JTGA 和 AS 兩個A 接口可以調(diào)試程序，使用 AS 接口來配置 EPCS 芯片從而發(fā)板上使用 27MHz 和 25MHz 有源時鐘。在本設(shè)計(jì)中，采用的為了便于調(diào)試，開發(fā)板上有兩個可編程按鍵和一個重配置按上還設(shè)計(jì)了 4 個獨(dú)立的 LED 發(fā)光二極管。核設(shè)置Express IP 核是本設(shè)計(jì)的核心模塊，也是整個設(shè)計(jì)的難點(diǎn)之I Express IP 核將直接決定整個工程能否正常運(yùn)行。在 Quart的宏模塊 MegaWizard Plug-In Manager 進(jìn)行 IP 核的配置。ard Plug-In Manager 中創(chuàng)建 IP 核設(shè)計(jì)文件，并根據(jù)設(shè)計(jì)需要，然后在設(shè)計(jì)文件中例化 IP 核。，打開 MegaWizard Plug-In Manager，選擇 IP Compile for PC件名，如圖 4.3 所示。

重慶大學(xué)碩士學(xué)位論文計(jì)使用的 FPGA 是 Cyclone IV GX 系列，且板卡支持 PCIE X4，擇 Cyclone IV GX，Lanes 選擇 X4，PCI Express version 選擇 1性考慮，在端點(diǎn)設(shè)計(jì)時選擇 Legacy Endpoint（老式端點(diǎn)）。至層時鐘，在本設(shè)計(jì)中，分別將其設(shè)置為 100 兆赫茲和 125 兆赫
【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張濤;牛偉穎;孟正;梅瑞;;基于Windows內(nèi)核模式下進(jìn)程監(jiān)控的用戶權(quán)限控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J];信息網(wǎng)絡(luò)安全;2014年04期

2 李木國;黃影;劉于之;;基于FPGA的PCIe總線接口的DMA傳輸設(shè)計(jì)[J];計(jì)算機(jī)測量與控制;2013年01期

3 錢宇紅;;USB數(shù)據(jù)傳輸卡WDF驅(qū)動程序開發(fā)[J];計(jì)算機(jī)應(yīng)用與軟件;2012年06期

4 黎紹秀;衛(wèi)紅;蘭春嘉;;PCI-E圖像采集系統(tǒng)的WDF驅(qū)動程序設(shè)計(jì)[J];科學(xué)技術(shù)與工程;2011年16期

5 鄒敬軒;蔡皖東;;基于WDF過濾驅(qū)動的USB存儲設(shè)備監(jiān)控系統(tǒng)[J];計(jì)算機(jī)工程與科學(xué);2010年03期

6 王蘭英;居錦武;;基于IRP的Windows設(shè)備驅(qū)動程序文件操作的實(shí)現(xiàn)[J];四川理工學(xué)院學(xué)報(自然科學(xué)版);2010年01期

7 梁國龍;何昕;魏仲慧;王軍;;PCIE數(shù)據(jù)采集系統(tǒng)的驅(qū)動程序開發(fā)[J];計(jì)算機(jī)工程與應(yīng)用;2009年31期

8 石峰;吳建飛;劉凱;徐欣;;基于Xilinx FPGA的PCIE接口實(shí)現(xiàn)[J];微處理機(jī);2008年06期

9 王蘭英;居錦武;;Windows內(nèi)核模式中斷請求級的分析與應(yīng)用[J];計(jì)算機(jī)工程與設(shè)計(jì);2008年11期

10 史雪峰;傅華明;阿日貢巴彥爾;;基于Avalon總線TLC5628自定義IP核的開發(fā)[J];現(xiàn)代電子技術(shù);2008年04期

相關(guān)碩士學(xué)位論文 前10條

1 谷亞男;基于FPGA的PCIe高速RS編解碼數(shù)據(jù)傳輸系統(tǒng)的實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2013年

2 樊博;基于PCIe的高速圖像采集處理關(guān)鍵技術(shù)研究[D];中國科學(xué)院研究生院(長春光學(xué)精密機(jī)械與物理研究所);2013年

3 孔朋;基于WDF的光纖傳輸卡PCIe接口驅(qū)動的研究和實(shí)現(xiàn)[D];西北大學(xué);2013年

4 林坤;基于PCIe的高速數(shù)據(jù)采集卡的FPGA設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2013年

5 魏蕓;基于FPGA的PCIe總線DMA平臺設(shè)計(jì)[D];武漢理工大學(xué);2013年

6 關(guān)凱鋒;PCIe事務(wù)層及數(shù)據(jù)鏈路層的實(shí)現(xiàn)與驗(yàn)證[D];西安電子科技大學(xué);2013年

7 張亮;PCIe總線物理層的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2013年

8 李世建;基于FPGA的PCI Express接口設(shè)計(jì)及WDF驅(qū)動程序開發(fā)[D];西安電子科技大學(xué);2013年

9 徐東;基于Avalon總線的以太網(wǎng)軟核控制器設(shè)計(jì)[D];北京工業(yè)大學(xué);2012年

10 李楚洲;基于PCIE總線的CCSDS標(biāo)準(zhǔn)衛(wèi)星數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];華南理工大學(xué);2011年

本文編號：2860358