三維疊層芯片的封裝方式已經(jīng)成為系統(tǒng)級封裝技術(shù)發(fā)展的主要趨勢。然而,與常規(guī)的單芯片相比,堆疊封裝方式封裝了更多的裸芯片,其內(nèi)部熱源相互影響,熱耦合更強,發(fā)熱密度顯著增大,這將使得疊層芯片內(nèi)部的熱場比單片集成電路更復(fù)雜,因而可能會造成更為嚴重的熱可靠性問題。預(yù)測疊層芯片在所給功率下各芯片的溫度將對芯片熱可靠性設(shè)計和芯片自身散熱特性評估有重要意義和應(yīng)用價值。本文依據(jù)JESD51-2標準,利用設(shè)計好的6層疊層裸芯片進行熱測試實驗,采用測量各層芯片上溫敏電阻線的電阻間接獲取芯片溫度的方法,研究分析了疊層芯片的熱流路徑。利用FloTHERM熱仿真軟件建立了疊層芯片的熱仿真模型,并從仿真的角度分析了疊層芯片的熱場分布。采用疊層芯片紅外熱成像實驗,對比分析了紅外測溫結(jié)果和仿真結(jié)果后發(fā)現(xiàn)所建立的仿真模型是合理的�；跓峋�性疊加原理提出了預(yù)測疊層芯片溫度的熱阻矩陣方法,基于芯片內(nèi)部疊層結(jié)構(gòu)提出了熱阻網(wǎng)絡(luò)模型,利用實驗數(shù)據(jù)分析驗證了這兩種方法預(yù)測疊層芯片溫度的正確性。利用4因素3水平的正交實驗并通過仿真的方法研究了疊層芯片粘接層厚度、芯片厚度、芯片面積、芯片層數(shù)等因素對疊層芯片散熱性能的影響,發(fā)現(xiàn)芯片面積是影響芯片散熱的最顯著因素,并確定了散熱較好的疊層結(jié)構(gòu)。通過測量疊層芯片在經(jīng)歷了高溫(125℃)和溫度循環(huán)(-65℃~150℃)試驗條件下各層裸芯片的溫度,研究了在高溫和溫度循環(huán)環(huán)境試驗下疊層芯片散熱性能的退化規(guī)律,發(fā)現(xiàn)芯片散熱性能在早期試驗中退化速率比后期快,頂層芯片散熱性能比其他層芯片退化更嚴重。
【學位單位】：華南理工大學
【學位級別】：碩士
【學位年份】：2018
【中圖分類】：TN405
【部分圖文】：

的結(jié)構(gòu)以有效縮減封裝面積。為了進一步提高系統(tǒng)的組裝密度，減二維組裝密度已達理論上最大值的情況下，微電子封裝必然從二維三維疊層的系統(tǒng)級封裝方式已成為 SiP 發(fā)展的主要方向。芯片疊層十分廣泛，通過芯片疊層可以大大降低芯片基板的面積，減小封裝度。前來看，芯片疊層的主要形式有四種：金字塔型疊層，懸臂型疊層孔型疊層。塔型疊層塔型疊層是指裸芯片按照從下向上從大到小的方式進行疊層，形狀為金字塔型疊層，所有的引線鍵合都是通過布置在芯片周邊的鍵合現(xiàn)的。芯片之間通過絕緣粘接劑直接鍵合到下面芯片的鈍化層表面數(shù)沒有十分明確的限制，但應(yīng)該留意的是封裝體的厚度會限制著疊分考慮到疊層中芯片的散熱問題。金字塔型疊層結(jié)構(gòu)如圖 1-1 所示

數(shù)沒有十分明確的限制，但應(yīng)該留意的是封裝體的厚度會限制著疊分考慮到疊層中芯片的散熱問題。金字塔型疊層結(jié)構(gòu)如圖 1-1 所示圖 1-1 金字塔型疊層結(jié)構(gòu)示意圖型疊層型疊層是指裸芯片尺寸大小一樣，甚至上層的芯片更大的一種疊層芯片之間插入介質(zhì)的方法，用于墊高上層芯片以產(chǎn)生芯片的懸空結(jié)表面的鍵合線出線鍵合。插入介質(zhì)可以是不具有任何功能的硅片。芯片便是這種懸臂型疊層方式。懸臂型疊層結(jié)構(gòu)如圖 1-2 所示。

第一章 緒論型疊層疊層是指在一片面積較大的裸芯片上面疊層多個小的裸芯片，由于側(cè)不可以直接鍵合到 SiP 封裝基板上，因而通常會先在大的裸芯片接板，然后在硅轉(zhuǎn)接板上面并排疊層小的裸芯片。這樣小芯片內(nèi)側(cè)到硅轉(zhuǎn)接板上（硅轉(zhuǎn)接板事先進行布線、打孔），然后將信號連接到終通過鍵合線連接到 SiP 封裝基板上。并排型疊層結(jié)構(gòu)如圖 1-3 所示
【參考文獻】

相關(guān)期刊論文 前10條

1 翁建城;何小琦;周斌;劉崗崗;趙磊;恩云飛;;一種計算對流空氣條件下MCM器件結(jié)溫的方法[J];廣東工業(yè)大學學報;2014年04期

2 曲行柱;;Flotherm軟件在電子元器件系統(tǒng)熱設(shè)計中的應(yīng)用[J];電子元件與材料;2014年10期

3 張欣;行鴻彥;楊天琦;宋晨曦;;基于瞬態(tài)熱阻抗模型的氧化鋅壓敏電阻散熱能力研究[J];儀表技術(shù)與傳感器;2014年06期

4 王彥橋;劉曉陽;朱敏;;疊層式3D封裝技術(shù)發(fā)展現(xiàn)狀[J];電子元件與材料;2013年10期

5 劉培生;仝良玉;陶玉娟;王金蘭;黃金鑫;盧穎;;精簡熱模型在集成電路封裝中的應(yīng)用研究[J];電子元件與材料;2013年05期

6 孫銑;;功率器件的瞬態(tài)熱阻測試[J];中國集成電路;2012年12期

7 程曉芳;;IC封裝技術(shù)的發(fā)展[J];電子世界;2012年12期

8 李莉;馬孝松;周喜;;超薄芯片疊層封裝器件熱可靠性分析[J];電子元件與材料;2010年01期

9 王長宏;朱冬生;;電子封裝熱管理的熱電冷卻技術(shù)研究進展[J];電子元件與材料;2008年11期

10 賈曦;秦東興;黃薦渠;趙曦;;IC熱阻簡化模型的數(shù)值分析應(yīng)用[J];微計算機信息;2008年22期

相關(guān)碩士學位論文 前10條

1 劉振華;基于ICEPAK的EPS控制器散熱設(shè)計和優(yōu)化[D];浙江工業(yè)大學;2016年

2 李家昌;4H-SiC PiN二極管高溫可靠性研究[D];西安電子科技大學;2014年

3 黃禎光;航天電子儀器熱分析及熱測試研究[D];哈爾濱工業(yè)大學;2014年

4 林娜;系統(tǒng)級封裝（SiP）的可靠性與失效分析技術(shù)研究[D];華南理工大學;2013年

5 莫一楠;納米級工藝下SRAM結(jié)構(gòu)研究[D];浙江大學;2013年

6 遲旭燕;基于改進BFO算法的芯片堆疊熱布局優(yōu)化研究[D];西安電子科技大學;2013年

7 羅沛;芯片堆疊中熱布局優(yōu)化方法研究[D];西安電子科技大學;2013年

8 仇風神;微型疊層芯片的紅外測溫實驗研究[D];中南大學;2012年

9 張緯;芯片堆疊中散熱分析方法研究[D];西安電子科技大學;2012年

10 王宏明;應(yīng)用于三維疊層封裝的硅通孔（TSV）建模及傳熱和加載分析[D];西安電子科技大學;2012年

本文編號：2843763