納米SOI波導與光纖的耦合研究
發(fā)布時間:2020-09-27 13:10
基于絕緣體上硅(SOI)納米光波導的硅光子回路在集成光子學領域有廣闊的前景,其突出的特點是通信波段透明、具有高折射率差、加工工藝與成熟的CMOS工藝技術兼容,適合大規(guī)模制備和集成。納米SOI波導與光纖之間的高效光耦合是納米波導器件及芯片走向應用必須攻克的難點之一。本論文針對納米SOI波導與光纖耦合問題,提出一套利用V型槽實現(xiàn)納米SOI波導與光纖自動對準并利用倒錐耦合器實現(xiàn)兩者高效光耦合的系統(tǒng)結構。論文從波導與光纖耦合理論出發(fā),通過模擬倒錐耦合器優(yōu)化了器件參數(shù)。設計了器件制備的工藝流程,并通過工藝實驗制備出了V型槽結構,制備出了倒錐耦合器,單個端面耦合損耗為3.5d B。本論文內容上包含兩大部分。第一部分討論了波導與光纖耦合理論,運用FDTD軟件對系統(tǒng)結構中的倒錐耦合器進行模擬仿真,優(yōu)化了器件參數(shù)。提出利用V型槽實現(xiàn)納米SOI波導與光纖自動對準并利用倒錐耦合器實現(xiàn)兩者高效光耦合的系統(tǒng)結構,設計了器件制備工藝流程。第二部分分析工藝結果。采用EBL(電子束光刻)和ICP刻蝕工藝制備出了SOI波導和倒錐波導。進一步在SOI倒錐上旋涂3.8μm的SU8光刻膠,使用EBL套刻工藝制備出覆蓋在SOI倒錐上的SU8包層波導。為了避免端面拋光,研究了通過紫外曝光套刻技術結合ICP深刻蝕技術在耦合端面處制備深槽,為耦合器與光纖耦合提供放置空間,實現(xiàn)了完整的耦合器結構,耦合效率測試結果顯示單個端面耦合損耗為3.5d B。為了解決光纖端面與耦合器對準的問題,研究了采用紫外曝光套刻技術和硅的各向異性濕法腐蝕方法制備V型槽,成功制備出了硅V型槽,為后續(xù)實現(xiàn)自動對準的光耦合奠定基礎。本論文圍繞納米SOI波導與光纖的耦合問題,研究了采用電子束曝光技術在旋涂的SU8膠上直接定義SOI倒錐上的包層波導及耦合器端面;研究了用耦合器端面處深槽避免硅片解理和拋光的難點;研究了用V型槽解決光纖與耦合器的對準問題。實驗結果為提高納米SOI波導與光纖耦合效率及降低技術難度提供了思路。
【學位單位】:華中科技大學
【學位級別】:碩士
【學位年份】:2018
【中圖分類】:TN25
【部分圖文】:
合問題背景通信在過去半個世紀在信息行業(yè)發(fā)展迅速,但隨著晶體管特征尺寸的不法突破電子瓶頸,電通信面臨一些困難,如信號延遲大,傳輸帶寬小,功擾大,集成度提高的速度緩慢。隨著光學的發(fā)展,人們開始關注具有大,低功耗,干擾小的光通信。早在 20 世紀 70 年代中期,作為長距離光纖通信已經(jīng)取得了巨大成功并完全取代電纜,但在短距離通信中仍然以主要原因是支撐電通信的互補金屬氧化物半導體(CMOS)工藝發(fā)展相當微電子的發(fā)展取得了巨大成功,化合物半導體(如 InP)也緊隨其后推發(fā)展,逐漸形成光電集成為代表的交叉領域,圖 1-1 表示光子集成的發(fā)展信中依賴的化合物半導體與 CMOS 工藝間的巨大不兼容性未消除,為此而生。
采用 SOI 納米波導能夠大大減小光降低器件功耗; SOI 納米波導的硅基光傳輸,光調制,光探測等方向。信號經(jīng)波導輸出,耦合進入光纖,經(jīng)光纖傳耦合[2]。在集成波導與光纖之間為達到良好波導的模場盡可能與光纖匹配。模場匹配與一般情況下波導的尺寸是微米或亞微米量級模場是非圓分布;而標準單模光纖模場是直模場匹配度一般都不高。同時,在光纖通信波導與光纖的對準問題,即利用高精度調整響波導與光纖耦合的主要原因是模場匹配和
華 中 科 技 大 學 碩 士 學 位 論 文Bookham 公司的 Day 等[3]在 2003 年的國際光纖通信會議上最早提出如圖 1-3(a)示水平錐形耦合器,錐形面對光纖端尺寸是 12 μm,錐形長度是 1 mm,該耦合器與纖端面的耦合損耗接近 0.5 dB。2005 年中國科學院半導體研究所對該結構做了改進在絕緣體上硅片(SOI)制作水平錐形耦合器,如圖 1-3(b)所示,因為是脊波導構,分為上脊和下脊兩部分[4]。該結構中,下脊是 Si 片,上脊有雙層結構,上脊下寬 12 μm,對接光纖 10 μm 尺寸,高 2 μm,上脊上層寬 8 μm,錐形長度 1.5 mm,4 μm,波導寬度 3.5 μm,仿真結果表明,將光纖與波導直接對準, 波導與光纖的耦合耗達到 4 dB,在使用該耦合器下測試系統(tǒng),耦合損耗僅有 0.44 dB。此種設計耦合效較高,但器件尺寸太大,不適應小尺寸亞微要求且不利于單片集成,偏振敏感性較
本文編號:2827919
【學位單位】:華中科技大學
【學位級別】:碩士
【學位年份】:2018
【中圖分類】:TN25
【部分圖文】:
合問題背景通信在過去半個世紀在信息行業(yè)發(fā)展迅速,但隨著晶體管特征尺寸的不法突破電子瓶頸,電通信面臨一些困難,如信號延遲大,傳輸帶寬小,功擾大,集成度提高的速度緩慢。隨著光學的發(fā)展,人們開始關注具有大,低功耗,干擾小的光通信。早在 20 世紀 70 年代中期,作為長距離光纖通信已經(jīng)取得了巨大成功并完全取代電纜,但在短距離通信中仍然以主要原因是支撐電通信的互補金屬氧化物半導體(CMOS)工藝發(fā)展相當微電子的發(fā)展取得了巨大成功,化合物半導體(如 InP)也緊隨其后推發(fā)展,逐漸形成光電集成為代表的交叉領域,圖 1-1 表示光子集成的發(fā)展信中依賴的化合物半導體與 CMOS 工藝間的巨大不兼容性未消除,為此而生。
采用 SOI 納米波導能夠大大減小光降低器件功耗; SOI 納米波導的硅基光傳輸,光調制,光探測等方向。信號經(jīng)波導輸出,耦合進入光纖,經(jīng)光纖傳耦合[2]。在集成波導與光纖之間為達到良好波導的模場盡可能與光纖匹配。模場匹配與一般情況下波導的尺寸是微米或亞微米量級模場是非圓分布;而標準單模光纖模場是直模場匹配度一般都不高。同時,在光纖通信波導與光纖的對準問題,即利用高精度調整響波導與光纖耦合的主要原因是模場匹配和
華 中 科 技 大 學 碩 士 學 位 論 文Bookham 公司的 Day 等[3]在 2003 年的國際光纖通信會議上最早提出如圖 1-3(a)示水平錐形耦合器,錐形面對光纖端尺寸是 12 μm,錐形長度是 1 mm,該耦合器與纖端面的耦合損耗接近 0.5 dB。2005 年中國科學院半導體研究所對該結構做了改進在絕緣體上硅片(SOI)制作水平錐形耦合器,如圖 1-3(b)所示,因為是脊波導構,分為上脊和下脊兩部分[4]。該結構中,下脊是 Si 片,上脊有雙層結構,上脊下寬 12 μm,對接光纖 10 μm 尺寸,高 2 μm,上脊上層寬 8 μm,錐形長度 1.5 mm,4 μm,波導寬度 3.5 μm,仿真結果表明,將光纖與波導直接對準, 波導與光纖的耦合耗達到 4 dB,在使用該耦合器下測試系統(tǒng),耦合損耗僅有 0.44 dB。此種設計耦合效較高,但器件尺寸太大,不適應小尺寸亞微要求且不利于單片集成,偏振敏感性較
【參考文獻】
相關期刊論文 前2條
1 張立國,陳迪,楊帆,李以貴;SU-8膠光刻工藝研究[J];光學精密工程;2002年03期
2 馬慧蓮,楊建義,李瑾,王明華;光波導-單模光纖的直接耦合[J];光通信研究;2000年03期
相關博士學位論文 前1條
1 王永進;SOI光波導器件及其增透膜的研究[D];中國科學院研究生院(上海微系統(tǒng)與信息技術研究所);2005年
相關碩士學位論文 前1條
1 尤楊;集成光波導與光纖的耦合設計研究[D];華中科技大學;2013年
本文編號:2827919
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2827919.html
教材專著