在按比例縮小的原則下,集成電路的工藝已經(jīng)達(dá)到納米級(jí)別,晶體管尺寸的縮小導(dǎo)致器件的工作特性也發(fā)生了微妙的變化。基于RF CMOS工藝的半導(dǎo)體器件在特征尺寸降到100納米以下時(shí),許多效應(yīng)會(huì)越來越明顯。并且隨著工作頻率的提高,器件寄生部分所產(chǎn)生的寄生效應(yīng)也有所加強(qiáng)�，F(xiàn)有的器件模型最初大多都是針對(duì)數(shù)字和低頻模擬電路設(shè)計(jì)而建立起來的,主要關(guān)注頻率在兆赫茲以內(nèi)管子的特性,并忽略了許多物理效應(yīng)對(duì)管子特性的影響,如漏端引入的勢(shì)壘降低效應(yīng)(Drain Induced Barrier Lowering,DIBL)。MOSFET器件是集成電路設(shè)計(jì)中最常用的器件,而MOM電容隨著先進(jìn)CMOS工藝尺寸的不斷減小,其電容密度擴(kuò)展具備極大優(yōu)勢(shì)。因此,對(duì)基于RF CMOS工藝的MOSFET和MOM電容建模研究具有極高的實(shí)用價(jià)值。本文主要研究了 MOSFET和MOM電容建模。分別建立了基于40 nm CMOS工藝的MOSFET器件和基于55 nm CMOS工藝MOM電容的可縮放模型。同時(shí)針對(duì)高頻率會(huì)引入各種寄生效應(yīng)的問題,提出了一種連帶測(cè)試結(jié)構(gòu)共同建模的RF CMOS器件建模方法。為了提高模型精度、擴(kuò)展有效頻帶,模型在構(gòu)造時(shí)加入了測(cè)試結(jié)構(gòu)和互連線的等效電路。通過解析提取的方法,在低頻時(shí)提取測(cè)試結(jié)構(gòu)引入的容性和阻性寄生參數(shù)。高頻下互連線產(chǎn)生的趨膚效應(yīng)參數(shù)采用物理公式計(jì)算初值。模型拓?fù)浣Y(jié)構(gòu)和參數(shù)提取方法,采用40 nm RF CMOS工藝上設(shè)計(jì)所得連帶測(cè)試結(jié)構(gòu)的MOM電容數(shù)據(jù)進(jìn)行驗(yàn)證。本文具體研究?jī)?nèi)容如下:(1)正確理解基于CMOS工藝MOSFET和MOM電容工作特性和各種物理效應(yīng),熟悉及掌握器件的物理結(jié)構(gòu),了解其寄生拓?fù)浣Y(jié)構(gòu),熟悉模型參數(shù)對(duì)模型影響。(2)對(duì)基于CMOS工藝的MOSFET器件的小信號(hào)模型進(jìn)行了研究。并以此為基礎(chǔ),通過對(duì)MOSFET器件射頻特性表征,建立了 MOSFET射頻可縮放模型。(3)研究MOM電容射頻可縮放模型。提出了一種新的連帶測(cè)試結(jié)構(gòu)的共同建模的RF CMOS器件建模方法。并在40 nm RF CMOS工藝MOM電容建模中得到驗(yàn)證。(4)根據(jù)研究的中心內(nèi)容優(yōu)化現(xiàn)有模型,利用實(shí)驗(yàn)室現(xiàn)有硬軟件條件進(jìn)行測(cè)試,提取模型參數(shù),最終對(duì)模型質(zhì)量進(jìn)行分析。
【學(xué)位單位】：杭州電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TN386
【部分圖文】：

高溫?cái)U(kuò)散摻雜被離子注入取代，反應(yīng)離子刻蝕的應(yīng)用，多晶硅柵結(jié)構(gòu)的應(yīng)用，互連線逡逑材料的更新?lián)Q代等。因此，ＣＭＯＳ工藝是在各種學(xué)科和制造技術(shù)等多方面的結(jié)合和共同進(jìn)步。逡逑圖１．１為自１９７９年起集成電路工藝的柵長(zhǎng)尺寸逐年變化趨勢(shì)圖，同時(shí)對(duì)未來的柵逡逑長(zhǎng)尺寸做了預(yù)測(cè)。由圖可知，１Ｃ工藝的柵長(zhǎng)尺寸呈不斷減小的趨勢(shì)，在可預(yù)見的將來柵長(zhǎng)尺逡逑寸將繼續(xù)縮小。器件工藝尺寸的減小是由設(shè)計(jì)中所需的性能和集成度驅(qū)動(dòng)的。集成電路中集逡逑成器件的數(shù)量呈指數(shù)級(jí)增長(zhǎng)，而受限于技術(shù)節(jié)點(diǎn)和制造成本的增加，預(yù)計(jì)增長(zhǎng)速度將放緩。逡逑１２逡逑；＼逡逑殺６邐＼逡逑２逡逑０邋邐邐—邐逡逑１９７０邐１９８０邐１９９０邐２０００邐２０１０邐２０２０逡逑年逡逑圖１．１集成電路中工藝尺寸最小柵長(zhǎng)逐年變化趨勢(shì)圖逡逑集成電路的發(fā)展和ＣＭＯＳ技術(shù)一直互相支撐、相輔相成。不得不說，集成電路發(fā)展史是逡逑ＣＭＯＳ工藝不斷向前推進(jìn)的歷史。有些人認(rèn)為ＣＭＯＳ工藝已經(jīng)發(fā)展到了頂峰。在過去，基于逡逑純硅的ＣＭＯＳ技術(shù)多適用于數(shù)字電路的設(shè)計(jì)。隨著ＣＭＯＳ性能的提升、工藝節(jié)點(diǎn)的進(jìn)步以逡逑及市場(chǎng)趨勢(shì)的變化，ＲＦＣＭＯＳ制程己經(jīng)引發(fā)了業(yè)界和學(xué)界關(guān)注和研究，它可以在降低成本的逡逑同時(shí)，具有將射頻、基頻與存儲(chǔ)器等組件合而為一的高整合度。因此，對(duì)ＲＦＣＭＯＳ的研究意逡逑義重大。逡逑在晶圓代工領(lǐng)域，技術(shù)節(jié)點(diǎn)在不斷提升，商用集成電路工藝尺寸已經(jīng)發(fā)展到了邋７ｎｍ。例逡逑如

低端產(chǎn)品可以大致滿足國(guó)內(nèi)市場(chǎng)，且技術(shù)核心大多依賴別的國(guó)家，高端產(chǎn)品非常缺失，相關(guān)逡逑技術(shù)人員也格外短缺。研發(fā)投入的強(qiáng)度和持續(xù)度仍待提升�，F(xiàn)在我國(guó)的總投資規(guī)模、研發(fā)投逡逑入與歐美等發(fā)達(dá)國(guó)家相比仍然不足。圖１．２為２０１１－２０１７年我國(guó)的集成電路制造行業(yè)的銷售走逡逑勢(shì)圖。從圖中可以看出，我國(guó)集成電路行業(yè)銷售收入在逐年上升，但是我們的占領(lǐng)的市場(chǎng)主逡逑要在中低端領(lǐng)域，且核心技術(shù)對(duì)外依賴嚴(yán)重。我國(guó)集成電路產(chǎn)業(yè)己具備了一定的發(fā)展基礎(chǔ)，逡逑國(guó)家加大研發(fā)投入，鼓勵(lì)電路設(shè)計(jì)、芯片制造和電路封裝等集成電路相關(guān)產(chǎn)業(yè)的發(fā)展。中芯逡逑國(guó)際是大陸目前最大的晶圓代工廠，目前他們的１４ｎｍ己進(jìn)入客戶導(dǎo)入階段，預(yù)計(jì)最快于２０１９逡逑年量產(chǎn)。２０１８年，華力微電子１２英寸生產(chǎn)線已經(jīng)投產(chǎn)［１４］。該產(chǎn)線使用２８邋ｎｍ技術(shù)。中芯國(guó)逡逑際的１４邋ｎｍ和華力的２８邋ｎｍ工藝的大批量投產(chǎn)影響，國(guó)產(chǎn)半導(dǎo)體制造業(yè)與１Ｃ設(shè)計(jì)業(yè)必將以逡逑此為動(dòng)力，快速發(fā)展。逡逑腰集成電路行業(yè)銷售收入：億元逡逑６０００邋邐逡逑５０００邋邐Ｓ邐逡逑４０００邋邐疆邐１邐逡逑３０００邋邐樐邐１邐邋＊邋－邋■邐．

致等于襯底中ｐ型雜質(zhì)的濃度）。若柵偏壓此時(shí)漏級(jí)和源級(jí)之間沒有電流，逡逑ＭＯＳＦＥＴ處于截止?fàn)顟B(tài)。逡逑圖２．２為ＭＯＳＦＥＴ的輸出特性／＆－心曲線。圖中表示了三個(gè)不同的工作區(qū)。逡逑線性區(qū)／邐逡逑圖２．２輸出特性曲線逡逑當(dāng)０＜匕，＜１＾－心時(shí)，ＭＯＳＦＥＴ處于線性區(qū)。在線性區(qū)，隨著漏電壓的增加，逡逑漏源電流４也會(huì)隨之呈線性增加。此時(shí)４的計(jì)算公式見式（２．１）。逡逑１０逡逑

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 彭靜玉;;MOS管變?nèi)萏匦匝芯考罢袷庮l率估計(jì)[J];電子科技;2011年08期

2 趙軍;;高K-金屬柵極和45納米[J];信息系統(tǒng)工程;2008年03期

3 俞忠鈺;;關(guān)于我國(guó)集成電路產(chǎn)業(yè)未來發(fā)展思考[J];中國(guó)集成電路;2006年02期

本文編號(hào)：2812142