發(fā)布時(shí)間：2020-08-25 06:37

【摘要】：現(xiàn)場可編程門陣列(FPGA)是一種可通過用戶編程來實(shí)現(xiàn)各種數(shù)字電路的集成電路器件,擁有低成本、低風(fēng)險(xiǎn)、面市時(shí)間短等特點(diǎn),已成為一種獨(dú)立的數(shù)字電路實(shí)現(xiàn)方法,給數(shù)字系統(tǒng)設(shè)計(jì)帶來革命性的變化。從目前的情況看,國際FPGA設(shè)計(jì)的技術(shù)已經(jīng)相當(dāng)先進(jìn),而國內(nèi)FPGA設(shè)計(jì)還比較落后。通過中美貿(mào)易戰(zhàn)等事件,使我們充分認(rèn)識(shí)到芯片自主可控的重要性以及國產(chǎn)替代需求的迫切性,這無疑為國內(nèi)FPGA廠家?guī)砹穗y得的市場機(jī)遇。針對(duì)國內(nèi)FPGA芯片還處于產(chǎn)品化的起步階段,相關(guān)技術(shù)還相對(duì)落后,各項(xiàng)設(shè)計(jì)環(huán)節(jié)的技術(shù)積累非常薄弱的現(xiàn)狀。本文從實(shí)際出發(fā),首先對(duì)SRAM型FPGA的體系架構(gòu)進(jìn)行了研究,重點(diǎn)對(duì)FPGA的可編程邏輯功能塊、可編程互連資源、可編程IOB模塊的結(jié)構(gòu)進(jìn)行了分析研究;其次詳細(xì)描述了SRAM型FPGA電路的設(shè)計(jì)和仿真驗(yàn)證過程,同時(shí)對(duì)ESD電路、輸出驅(qū)動(dòng)電路、內(nèi)部振蕩器和上電復(fù)位等電路進(jìn)行了仿真優(yōu)化設(shè)計(jì),解決了互連資源中傳輸管后接反相器會(huì)有閾值損失的情況,并根據(jù)仿真結(jié)果和經(jīng)驗(yàn)完成了整體版圖設(shè)計(jì),同時(shí)自主研發(fā)了碼點(diǎn)對(duì)比軟件用來分析電路工作路徑;最后對(duì)SRAM型FPGA的測試方法進(jìn)行了研究,根據(jù)電路結(jié)構(gòu)設(shè)計(jì)手動(dòng)編寫了符合配置功能的布局文件和文件轉(zhuǎn)換軟件來滿足測試需要,主要對(duì)可編程邏輯CLB、可編程IOB和可編程互連資源進(jìn)行了測試,經(jīng)驗(yàn)證功能全部正確。該電路作為所在部門的一個(gè)實(shí)際工程項(xiàng)目,已經(jīng)在CSMC 0.35微米工藝上成功流片,經(jīng)驗(yàn)證測試,結(jié)果達(dá)到了設(shè)計(jì)要求,滿足用戶使用需求。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類號(hào)】：TN791
【圖文】：

圖 2. 1 系統(tǒng)功能框圖連線資源邏輯單元陣列中的可編程互連資源提供布線路徑，把 IOB 和 CLB 的輸連接到邏輯網(wǎng)絡(luò)中。所有這些連線資源在芯片中都是有 M1 線段和 M的。由處于同一直線中的所有 M1 或者 M1 線段組成線軌。每一個(gè)由配的傳輸晶體管，構(gòu)成了可編程的互連點(diǎn)和開關(guān)矩陣，用以實(shí)現(xiàn)選中的金模塊管腳之間的必要連接。圖 2.2 是一個(gè)內(nèi)部連線資源的例子。XAC提供這些互連的自動(dòng)布線。為了適應(yīng)不同的網(wǎng)絡(luò)互連要求，內(nèi)部連線資源共分為三種：通常意義上線、直接互連線和長線資源[10]。下面將分別介紹。

圖 2. 1 系統(tǒng)功能框圖2.2 連線資源邏輯單元陣列中的可編程互連資源提供布線路徑，把 IOB 和 CLB 的輸入和輸出連接到邏輯網(wǎng)絡(luò)中。所有這些連線資源在芯片中都是有 M1 線段和 M2 線段組成的。由處于同一直線中的所有 M1 或者 M1 線段組成線軌。每一個(gè)由配置位控制的傳輸晶體管，構(gòu)成了可編程的互連點(diǎn)和開關(guān)矩陣，用以實(shí)現(xiàn)選中的金屬片斷和模塊管腳之間的必要連接。圖 2.2 是一個(gè)內(nèi)部連線資源的例子。XACT 開發(fā)系統(tǒng)提供這些互連的自動(dòng)布線。為了適應(yīng)不同的網(wǎng)絡(luò)互連要求，內(nèi)部連線資源共分為三種：通常意義上的內(nèi)部連線、直接互連線和長線資源[10]。下面將分別介紹。

圖 2. 3 通常意義上的內(nèi)部連線2.2.2 直接互連線直接互連線如圖 2.4 所示，主要用來提供相鄰 CLB 或 IOB 模塊之間的有效的實(shí)現(xiàn)方法。采用直接互連，模塊到模塊的布線信號(hào)其互連傳播延而且不占用通常意義上的內(nèi)部連線資源。對(duì)每個(gè) CLB，X 輸出可直接右邊的 CLB 的 B 輸入和相鄰左邊 CLB 的 C 輸入。Y 輸出可使用直接驅(qū)動(dòng) CLB 模塊上方的 D 輸入和下方的 A 輸入。直接互連資源主要用來高性能部分的速度最大化。當(dāng) CLB 處于芯片四周邊上時(shí)，也就是說它元為 IOB 時(shí)，直接互連線提供了到 IOB 的輸入或輸出的連線。

【相似文獻(xiàn)】

相關(guān)期刊論文 前1條

1 王非,馮勤;一種新型可編程邏輯器件FPGA[J];測控技術(shù);1993年05期

相關(guān)碩士學(xué)位論文 前2條

1 馮海濤;SRAM型現(xiàn)場可編程門陣列設(shè)計(jì)與測試分析[D];西安電子科技大學(xué);2019年

2 倪敏璐;0.13um FPGA可編程互連資源設(shè)計(jì)與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2009年

本文編號(hào)：2803386