【摘要】：雷達(dá)目標(biāo)模擬器基于雷達(dá)技術(shù)及系統(tǒng)模擬技術(shù),主要用來(lái)模擬雷達(dá)目標(biāo)信息及環(huán)境信息,廣泛應(yīng)用于雷達(dá)接收分系統(tǒng)及雷達(dá)整機(jī)性能測(cè)試,大大降低了雷達(dá)研制成本,縮短了雷達(dá)研制周期,雷達(dá)目標(biāo)模擬技術(shù)已貫穿于雷達(dá)研制、調(diào)試及使用的各個(gè)階段。本課題依托某研究所脈沖多普勒體制雷達(dá)的研制項(xiàng)目,設(shè)計(jì)了基于FPGA的外場(chǎng)便攜式雷達(dá)目標(biāo)模擬器。首先研究了回波模型及目標(biāo)模擬方法,分析了幅度、延遲、多普勒頻移等目標(biāo)回波信息模擬實(shí)現(xiàn)方法,設(shè)計(jì)了基于DRFM(基于數(shù)字射頻存儲(chǔ))技術(shù)及CPCI總線的模擬器系統(tǒng)架構(gòu):由微波鏈路單元、基帶信號(hào)處理單元及計(jì)算機(jī)控制單元組成,并分析了每個(gè)組成單元的功能及系統(tǒng)工作原理�；贔PGA強(qiáng)大的并行處理能力、運(yùn)算能力及System Generator系統(tǒng)級(jí)建模工具,設(shè)計(jì)正交混頻、濾波抽取、多普勒及延遲調(diào)制、內(nèi)插濾波及IQ調(diào)制等數(shù)字信號(hào)處理關(guān)鍵模塊。其次,設(shè)計(jì)了基于FPGA的微波控制板卡及操作面板硬件板卡,微波控制板主要用于微波鏈路與上位機(jī)通信、微波模塊間通信以及對(duì)微波器件的實(shí)時(shí)控制。操作面板實(shí)現(xiàn)了CPCI機(jī)箱的開機(jī)、關(guān)機(jī)及系統(tǒng)正常工作等功能,并用modelsim等仿真工具進(jìn)行時(shí)序仿真與驗(yàn)證。最后,對(duì)系統(tǒng)關(guān)鍵接口進(jìn)行調(diào)試,通過(guò)信號(hào)源、頻譜分析儀、示波器等標(biāo)準(zhǔn)儀器,以及與雷達(dá)聯(lián)調(diào),對(duì)模擬器功能及指標(biāo)進(jìn)行了測(cè)試與分析,測(cè)試結(jié)果表明設(shè)計(jì)方案可行,達(dá)到預(yù)期指標(biāo)。
【學(xué)位授予單位】：燕山大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN957.51
【圖文】：

用性好：基于 CPCI 協(xié)議規(guī)范；GF_CPCIV4 的基本架構(gòu)見(jiàn)圖 2-5，實(shí)物圖見(jiàn)圖 2-6。FPGA1Virtex-6FlashFPGA0Virtex-5RJ454x10x4x72pQGRIDPCI-EAuroraGbEQSTACK QSTACK4x72p1xQLINK8pSDRAM2xQLINK32bit33MHzQLINK8p128b8pPCI圖 2-5 HQGF_CPCIV4 總體框圖

圖 2-7A/D 子板 圖 2-8 D/A 子板微波下變頻輸出的低中頻信號(hào)在 600 500MHz，取 ADC 芯片采樣率2.4GSPS，則對(duì)采樣后的信號(hào)進(jìn)行正交混頻及濾波，可以把信號(hào)搬移到 5 00MHz圍內(nèi)，進(jìn)行 2 倍抽取后采樣率變?yōu)?.2GSPS，可滿足 1GHz 瞬時(shí)帶寬要求。上位機(jī)可進(jìn)行寬帶目標(biāo)及窄帶目標(biāo)選擇，寬帶目標(biāo)瞬時(shí)帶寬為 600MHz，其點(diǎn)標(biāo)實(shí)現(xiàn)原理見(jiàn)圖 2-9。ADC計(jì)算多普勒序列實(shí)數(shù)IQ正交變頻2倍抽取來(lái)自模型軟件單元信息：目標(biāo)延遲量d0~d1PRI觸發(fā)測(cè)頻fIQ延遲模塊d0~d12倍內(nèi)插IQ調(diào)制fDAC0二次變頻f帶內(nèi)均衡IQ IQfGHzs 2.4fGHzs 1.22倍內(nèi)插IQ調(diào)制fDAC1fGHzs 2.4目標(biāo)0目標(biāo)1

圖 2-7A/D 子板 圖 2-8 D/A 子板微波下變頻輸出的低中頻信號(hào)在 600 500MHz，取 ADC 芯片采樣率2.4GSPS，則對(duì)采樣后的信號(hào)進(jìn)行正交混頻及濾波，可以把信號(hào)搬移到 5 00MHz圍內(nèi)，進(jìn)行 2 倍抽取后采樣率變?yōu)?.2GSPS，可滿足 1GHz 瞬時(shí)帶寬要求。上位機(jī)可進(jìn)行寬帶目標(biāo)及窄帶目標(biāo)選擇，寬帶目標(biāo)瞬時(shí)帶寬為 600MHz，其點(diǎn)標(biāo)實(shí)現(xiàn)原理見(jiàn)圖 2-9。ADC計(jì)算多普勒序列實(shí)數(shù)IQ正交變頻2倍抽取來(lái)自模型軟件單元信息：目標(biāo)延遲量d0~d1PRI觸發(fā)測(cè)頻fIQ延遲模塊d0~d12倍內(nèi)插IQ調(diào)制fDAC0二次變頻f帶內(nèi)均衡IQ IQfGHzs 2.4fGHzs 1.22倍內(nèi)插IQ調(diào)制fDAC1fGHzs 2.4目標(biāo)0目標(biāo)1

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 孟慶虎;陶青長(zhǎng);梁志恒;朱寧;;一種基于FPGA的通用雷達(dá)回波實(shí)時(shí)模擬器[J];電子技術(shù)應(yīng)用;2012年03期

2 姚渭箐;周偉;;基于FT2232H的USB-RS232轉(zhuǎn)換模塊設(shè)計(jì)[J];電子設(shè)計(jì)工程;2009年07期

3 姜本清,何友,孫保良,唐小明;微機(jī)程控通用雷達(dá)目標(biāo)模擬器[J];火控雷達(dá)技術(shù);1999年04期

4 何健標(biāo);向潞璐;;一種設(shè)計(jì)最佳內(nèi)插濾波器的方法[J];計(jì)算機(jī)與數(shù)字工程;2012年12期

5 王永青;;基于DRFM的雷達(dá)目標(biāo)回波信號(hào)模擬器設(shè)計(jì)[J];河南科技;2014年11期

6 彭龍;田書林;劉科;;基于DDS的數(shù)字IQ調(diào)制[J];電子測(cè)試;2012年01期

7 黃磊;;基于多相濾波結(jié)構(gòu)的整數(shù)倍內(nèi)插技術(shù)[J];無(wú)線電工程;2011年05期

8 張輝;劉崢;;基于CPCI總線的通用雷達(dá)回波信號(hào)模擬器[J];信息與電子工程;2007年06期

9 鈔靖;王小椿;姜虹;;基于FPGA的光電編碼器四倍頻電路設(shè)計(jì)[J];儀表技術(shù);2007年06期

相關(guān)碩士學(xué)位論文 前10條

1 王偉楠;基于PCI/CPCI總線的高速數(shù)據(jù)采集卡的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2004年

2 代華山;基于FPGA的雷達(dá)數(shù)字化中頻接收技術(shù)研究及實(shí)現(xiàn)[D];電子科技大學(xué);2005年

3 徐曉陽(yáng);相參雷達(dá)射頻仿真技術(shù)研究[D];南京理工大學(xué);2005年

4 徐景麗;雷達(dá)目標(biāo)模擬器的DSP軟件設(shè)計(jì)[D];電子科技大學(xué);2006年

5 李群橋;基于FPGA的PCI總線接口橋接邏輯設(shè)計(jì)[D];武漢科技大學(xué);2007年

6 衛(wèi)強(qiáng);雷達(dá)目標(biāo)模擬器的硬件電路設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2008年

7 劉俊杰;測(cè)高雷達(dá)目標(biāo)模擬器信號(hào)處理系統(tǒng)設(shè)計(jì)與FPGA實(shí)現(xiàn)[D];南京理工大學(xué);2008年

8 王麗媛;基于FPGA的PCI總線接口控制器的設(shè)計(jì)[D];南京航空航天大學(xué);2008年

9 馬鴻偉;近程雷達(dá)目標(biāo)信號(hào)視頻模擬器技術(shù)研究[D];南京理工大學(xué);2009年

10 劉翔星;雷達(dá)運(yùn)動(dòng)目標(biāo)回波模擬技術(shù)[D];南京理工大學(xué);2010年

本文編號(hào)：2781858