【摘要】：高壓IGBT模塊已廣泛應(yīng)用于電力電子技術(shù)領(lǐng)域。在實(shí)際運(yùn)行中IGBT會發(fā)生各種故障,最常見的故障之一就是負(fù)載短路,這對器件本身甚至整個(gè)系統(tǒng)都會造成嚴(yán)重的損害。隨著IGBT的不斷發(fā)展,芯片厚度減薄,熱容量減小,其短路能力下降,所以研究高壓IGBT的短路能力非常重要。本文以3.3kV/50AIGBT為例,對比分析了IGBT的兩種短路特性,研究了短路失效機(jī)理以及短路過程中的動態(tài)雪崩和閂鎖效應(yīng),分析了外電路參數(shù)、結(jié)構(gòu)參數(shù)和低溫對短路特性以及短路模式下動態(tài)雪崩和閂鎖效應(yīng)的影響。主要研究內(nèi)容如下:1.對比分析了IGBT的兩種短路特性,討論了外電路參數(shù)和結(jié)構(gòu)參數(shù)對其特性的影響,從理論上分析了短路誘發(fā)動態(tài)雪崩和閂鎖效應(yīng)的機(jī)理。采用專業(yè)的仿真軟件,建立了3.3kV/50A IGBT的結(jié)構(gòu)模型,通過電熱耦合仿真,對比分析了外電路參數(shù)和器件結(jié)構(gòu)參數(shù)以及低溫對兩種短路特性的影響,最后指出了增加短路耐受時(shí)間的措施。2.采用4元胞并聯(lián)的器件模型,通過電熱耦合仿真,對IGBT短路Ⅱ模式下動態(tài)雪崩發(fā)生時(shí)器件內(nèi)部的電流密度、電場強(qiáng)度、空穴密度、溫度分布以及碰撞電離率進(jìn)行仿真,研究了短路過程中誘發(fā)動態(tài)雪崩的機(jī)理,對比分析了不同結(jié)構(gòu)參數(shù)對短路Ⅱ模式下動態(tài)雪崩的影響。結(jié)果表明,在短路發(fā)生時(shí)和短路電流關(guān)斷時(shí)的電壓上升過程中,均會發(fā)生動態(tài)雪崩,且短路電流關(guān)斷時(shí)的動態(tài)雪崩更強(qiáng)烈。3.采用單元胞的器件模型,通過電熱耦合仿真,分析短路誘發(fā)閂鎖效應(yīng)的機(jī)理。結(jié)果表明,短路發(fā)生時(shí)電流峰值過大會誘發(fā)閂鎖,短路電流關(guān)斷后因溫升導(dǎo)致漏電流過大也會誘發(fā)閂鎖。討論了短路、動態(tài)雪崩及閂鎖三者之間的相關(guān)性,最后指出了提高短路能力的措施。
【學(xué)位授予單位】：西安理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2019
【分類號】：TN322.8
【圖文】：

高 IGBT 產(chǎn)品的使用壽命，并且芯片表面采用銅金屬化技術(shù)，使得工作結(jié)溫可以達(dá)75℃。日立公司采用 HiGT+LiPT 技術(shù)[14]，如圖 1-1（b），HiGT 是具有載流子存儲層的 IGBT，可以實(shí)現(xiàn)低的飽和電壓，LiPT 是指集電極側(cè)低注入的穿通結(jié)構(gòu)，與 LPT PT 結(jié)構(gòu)類似，溝槽結(jié)構(gòu)更利于存儲載流子，但成本更高。在 6500V 和 4500V 等級的中，采用了優(yōu)化的平面柵結(jié)構(gòu)實(shí)現(xiàn)低飽和電壓和軟開關(guān)特性，3300V 和 1700V 等級 Advanced Trench 結(jié)構(gòu)[15]，在最新文獻(xiàn)中為了減小溝槽柵的米勒電容，將溝槽多晶硅側(cè)面減薄，提出了 side gate HiGT 和 Dual Side-Gate HiGT 兩種結(jié)構(gòu)[16][17]，與傳統(tǒng)溝相比，可以進(jìn)一步降低關(guān)斷和導(dǎo)通期間的損耗。三菱公司在高壓模塊中采用優(yōu)化的平 Fine Planar+LPT 技術(shù)[18]和 CSTBT+LPT 技術(shù)[19]，如圖 1-1（c），3300V、4500V 和 650壓 IGBT 都采用的是 Fine Planar+LPT 技術(shù)，而 1700V 等級中采用 CSTBT+LPT 技術(shù)STBT 結(jié)構(gòu)導(dǎo)通時(shí)在發(fā)射極一側(cè)形成空穴積累層，從而增加載流子濃度以降低導(dǎo)通壓降BB 公司采用 Fine planar+SPT+技術(shù)[10]，SPT 結(jié)構(gòu)結(jié)合了 NPT 和 PT 結(jié)構(gòu)優(yōu)點(diǎn)，使得區(qū)厚度較薄，所以通態(tài)壓降較小，同時(shí)具有正溫度系數(shù)，通態(tài)時(shí)載流子濃度減小，所斷損耗較低。SPT+結(jié)構(gòu)是在 SPT 結(jié)構(gòu)上增加了載流子存儲層，進(jìn)一步減小通態(tài)壓降PT++結(jié)構(gòu)進(jìn)一步減薄芯片厚度，以達(dá)到提高工作結(jié)溫的目的[20]。

1 緒論發(fā)展趨勢，各個(gè)廠商通過減薄芯片厚度，改變緩沖層化通態(tài)壓降和關(guān)斷損耗的矛盾關(guān)系，但是通態(tài)壓降和，以提高器件的可靠性以及整個(gè)系統(tǒng)的安全性。的研究現(xiàn)狀，IGBT 需要有一定的短路能力，即防止負(fù)載短路故障會有常見的四種短路失效模式[21]，失效模式 A 是在或大電流導(dǎo)致的閂鎖效應(yīng)；失效模式 B 是指在短路界值時(shí)發(fā)生的熱故障；失效模式 C 是指短路關(guān)斷過態(tài)閂鎖或者 VCE過電壓擊穿；模式 D 是指短路關(guān)斷

IFEF結(jié)構(gòu)

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 章定康,武晉峰,張武安,薛智民;體硅 CMOS 的閂鎖效應(yīng)和無閂鎖的埋阱 CMOS 技術(shù)[J];微電子學(xué)與計(jì)算機(jī);1987年02期

2 鄔益民,阮剛;CMOS集成電路中閂鎖效應(yīng)的模擬[J];復(fù)旦學(xué)報(bào)(自然科學(xué)版);1988年03期

3 陸堅(jiān);王瑜;;集成電路閂鎖效應(yīng)測試[J];電子與封裝;2007年12期

4 黃東巍;蔡依林;任翔;;集成電路動態(tài)閂鎖效應(yīng)檢測方法研究[J];電子元器件與信息技術(shù);2018年08期

5 康曉鋒;李威;李東珊;;CMOS電路抗閂鎖研究[J];微處理機(jī);2009年01期

6 樊海霞;朱純?nèi)?;基于CMOS集成電路閂鎖效應(yīng)理論的實(shí)踐[J];電子測試;2015年18期

7 黃勝明,宋欽岐;CMOS閂鎖效應(yīng)模型分析及計(jì)算機(jī)模擬[J];微電子學(xué);1990年03期

8 程曉潔;馮全源;;一種可改善穩(wěn)壓器閂鎖效應(yīng)的過流保護(hù)電路[J];電子器件;2006年04期

9 王軒;巨艇;周國昌;賴曉玲;唐碩;;標(biāo)準(zhǔn)單元抗單粒子閂鎖效應(yīng)加固設(shè)計(jì)[J];空間電子技術(shù);2019年03期

10 上官士鵬;封國強(qiáng);馬英起;韓建偉;;深亞微米SRAM器件單粒子效應(yīng)的脈沖激光輻照試驗(yàn)研究[J];原子能科學(xué)技術(shù);2012年08期

相關(guān)會議論文 前4條

1 馬璇;;CMOS集成電路的閂鎖及預(yù)防[A];第十一屆全國可靠性物理學(xué)術(shù)討論會論文集[C];2005年

2 張新;劉夢新;;基于氮化鋁態(tài)的SOICMOS集成電路高溫性能研究[A];第十六屆全國半導(dǎo)體物理學(xué)術(shù)會議論文摘要集[C];2007年

3 張書玉;張維連;索開南;張生才;姚素英;;SOI材料的發(fā)展動態(tài)[A];華北地區(qū)硅酸鹽學(xué)會第八屆學(xué)術(shù)技術(shù)交流會論文集[C];2005年

4 楊海峰;王睿;龍彎;;CMOS器件閂鎖效應(yīng)防護(hù)設(shè)計(jì)研究與發(fā)展現(xiàn)狀[A];第十三屆全國物理力學(xué)學(xué)術(shù)會議論文摘要集[C];2014年

相關(guān)碩士學(xué)位論文 前10條

1 田仟惠;IGBT短路機(jī)理與特性的研究[D];西安理工大學(xué);2019年

2 楊海峰;線陣碲鎘汞探測器的光致反常響應(yīng)及閂鎖效應(yīng)研究[D];國防科學(xué)技術(shù)大學(xué);2015年

3 唐晨;功率集成電路中的閂鎖效應(yīng)研究[D];東南大學(xué);2006年

4 齊釗;5V工藝下SCR結(jié)構(gòu)在ESD應(yīng)力下的特性研究及優(yōu)化[D];電子科技大學(xué);2015年

5 張小平;CMOS集成電路的抗輻射分析及設(shè)計(jì)[D];西安理工大學(xué);2003年

6 翟華星;基于離子注入工藝的新型SiC IGBT的設(shè)計(jì)與仿真[D];西安電子科技大學(xué);2014年

7 馬金榮;襯底觸發(fā)SCR-LDMOS堆疊結(jié)構(gòu)的高壓ESD特性研究[D];電子科技大學(xué);2015年

8 何江燕;運(yùn)算放大器制作工藝和版圖設(shè)計(jì)關(guān)鍵問題的研究[D];天津大學(xué);2012年

9 曲黎明;PDP驅(qū)動電路輸出端ESD防護(hù)設(shè)計(jì)[D];電子科技大學(xué);2014年

10 陳川;SOI CMOS工藝的I/O PAD設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2009年

本文編號：2781439