【摘要】：隨著摩爾定律的發(fā)展,集成電路特征尺寸的不斷縮小以及工藝的不斷優(yōu)化使得單一面積上集成的器件數(shù)量不斷增多,在不斷提升芯片性能的同時也使得功耗問題變得日益嚴重。如何獲得陡峭亞閾值擺幅(Steep Subthreshold Swing),提高器件開關(guān)速度,降低器件功耗成為了研究的熱點。在此背景下,人們提出了以鐵電材料為柵介質(zhì)的負電容場效應(yīng)晶體管(Negative Capacitance Field Effect Transistor,NCFET)。NCFET能夠突破傳統(tǒng)MOSFET亞閾值擺幅為60mV/decade的物理極限,并且具有工作電壓低(如小于0.5V)、器件開關(guān)性能好、導通電流高,與CMOS工藝兼容等優(yōu)點,受到了大家的廣泛關(guān)注。目前常用的鐵電材料有BaTiO_3、P(Zr,Ti)O_3(PZT)、P(VDF-TrFE)(PVDF)等,但是這些鐵電材料與傳統(tǒng)CMOS工藝不兼容,因此在未來的應(yīng)用中仍受到限制。2011年,T等人發(fā)現(xiàn)在high-k介質(zhì)HfO_2中摻入Zr元素可以在很大范圍內(nèi)展現(xiàn)鐵電性,并且可以很好的規(guī)避工藝不兼容的問題,因此Hf_(1-x)Zr_xO_2(HZO)材料在鐵電存儲器和鐵電晶體管領(lǐng)域具有重大的應(yīng)用前景。本文以HZO鐵電薄膜為研究對象,研究了其材料特性以及相應(yīng)負電容器件的電學性能。具體內(nèi)容如下:(1)通過PEALD設(shè)備生長了不同Zr組分的Hf_(1-x)Zr_xO_2薄膜。XRD的測試結(jié)果表明,Hf_(0.5)Zr_(0.5)O_2薄膜在退火后表現(xiàn)出tetragonal(011)/orthorhombic(111)/cubic(111)的混合相。而正交相(orthorhombic)的存在證明了Hf_(0.5)Zr_(0.5)O_2的鐵電性。AFM的測試結(jié)果顯示Hf_(0.5)Zr_(0.5)O_2薄膜的均方根粗糙度隨著退火溫度的增加而增大,說明Hf_(0.5)Zr_(0.5)O_2在退火后開始結(jié)晶,晶粒的大小隨著退火溫度的增加而逐漸變大。此外,從XPS的測試結(jié)果可以發(fā)現(xiàn),Hf_(1-x)Zr_xO_2薄膜的禁帶寬度隨著Zr組分的增加而增大,Si/Hf_(1-x)Zr_xO_2結(jié)構(gòu)的價帶差也隨著Zr組分的增加而增大,而導帶差則隨著Zr組分的增加而減小,但是價帶差和導帶差均大于1eV,滿足漏電流的要求。(2)研究了基于Hf_(0.5)Zr_(0.5)O_2薄膜的MFM(Metal/Ferroelectricity/Meta)結(jié)構(gòu)以及MFS(Metal/Ferroelectricity/Si)結(jié)構(gòu)的電學性能。從MFM結(jié)構(gòu)的P-V特性曲線可以看出,HZO薄膜的剩余極化強度2P_r隨著退火溫度的增加先增大后減小,在550℃時,20nm的樣品的2P_r為31.3μC/cm~2,30nm的樣品的2P_r為26.9μC/cm~2,而矯頑電場E_C則隨著退火溫度的增加而單調(diào)增大。同時還發(fā)現(xiàn),HZO薄膜的2P_r和E_C都隨著測試電壓的增加而增大。MFM結(jié)構(gòu)的C-V特性測試結(jié)果顯示,HZO薄膜的介電常數(shù)隨退火溫度的增加先增大后減小,在550℃退火時達到最大值,20nm樣品的介電常數(shù)為36.5,30nm樣品的介電常數(shù)為28.3。從不同界面處理的MFS結(jié)構(gòu)的測試結(jié)果可以知道,用高溫退火的方法可以在Si襯底表面形成一層質(zhì)量較好的SiO_2鈍化層,在Si和HZO薄膜之間能獲得更好的界面。(3)用H_(0.5)Z_(0.5)O_2薄膜作為柵介質(zhì)制備了Si NCFET器件。溝道長度為5μm的器件在退火后實現(xiàn)了61mV/decade的亞閾值擺幅,接近理想MOS器件60mV/decade的物理極限,Si NCFET的輸入輸出特性中出現(xiàn)了負微分電阻這一典型的負電容器件的特征,同時與Si MOS相比,SiNCFET的輸出電流提高了38%,并且在C-V特性曲線中觀測到了電容突然增大的現(xiàn)象。這些現(xiàn)象都證明了HZO薄膜具有鐵電性和負電容效應(yīng)。與此同時,我們還對不同溝道尺寸的器件進行了總結(jié),結(jié)果發(fā)現(xiàn)隨著溝道尺寸的增加,器件的柵極漏電流密度變大,輸出電流減小,開關(guān)性能也相應(yīng)地降低。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TN386
【圖文】：

圖 1.1 摩爾定律：晶體管集成度預測過去的半個世紀里，隨著摩爾定律的不斷深化，器件特征尺寸的不斷縮OS 集成電路性能方面取得了巨大的成就[8-10]。2017 年，14nm 工藝已全段，并且英特爾、臺積電等國際領(lǐng)先半導體企業(yè)開始著手 7nm/5nm 工

圖 1.2 鐵電薄膜的能量-電荷關(guān)系圖狀態(tài)下，即 dU / dP = 0 時，F(xiàn)E 材料的極化強度 P 和施加的電表示為3 5/ 2 4 6FEV t P P P，因此 FE 材料具有非線性在一定的 P-V 范圍內(nèi)實現(xiàn) NC，如圖 1.3 中紅色曲線所示。值

圖 1.3 鐵電薄膜的極化強度與電壓的關(guān)系電容場效應(yīng)晶體管的研究意義 70 年代至今，以硅(Si)MOS 器件為基礎(chǔ)的集成電路行成就，也帶動了整個信息技術(shù)產(chǎn)業(yè)的迅猛發(fā)展。CMO

【參考文獻】

相關(guān)期刊論文 前2條

1 李馳平;王波;宋雪梅;嚴輝;;新一代柵介質(zhì)材料——高K材料[J];材料導報;2006年02期

2 周曉強,凌惠琴,毛大立,李明;高介電常數(shù)柵介質(zhì)材料研究動態(tài)[J];微電子學;2005年02期

本文編號：2778396